

Single-Stage PFC LLC 컨버터 설계

STMicroelectronics L6790A

설계 예제

90 ~ 264 Vac, 47 ~ 63 Hz
 $25\text{ V} / 26.3\text{ A} = 657.5\text{ W}$

읽기 전에

L6790A 의 동작은 2026년 4월 30일자 **DRAFT** 데이터시트를 근거로 적었다. 그 초안에는 TBD 항목이 있고, 스스로 앞뒤가 안 맞는 대목도 하나 있다. 여기서 가져온 컨트롤러 상수는 양산에 들어가기 전에 정식 데이터시트로 다시 확인할 것.

본문의 설계 예제는 아직 만들어 보지 않았다. 실측이라고 적은 값만 실측이고 나머지는 계산값이다.

LLC 이론 그림 몇 장은 참고문헌의 Application Note 에서 가져왔다. 각각 출처를 캡션에 적어 두었다.

개정 이력

버전	날짜	내용
V1.0	2026년 9월	한국어 초판. 설계 예제 25 V / 26.3 A, 657.5 W, 권선비 15 : 2.
V1.2	2026년 9월	명칭을 single-stage PFC LLC 로 통일. 판정 여유의 정의 신설. 계산값을 설계 절차에서 설계 예제로 옮기고, 값마다 어느 식에서 나왔는지와 넣은 숫자를 함께 적었다. 영문판과 판 번호를 맞췄다.

표기

- f_l 이라고 쓴 것만 라인 주파수이고, 나머지 주파수는 전부 스위칭 주파수다.
- n — 등가모델 권선비. 게인 식에 들어가는 값이며 감는 턴수의 비가 아니다.
- n_T — 실제로 감는 턴수의 비. $n_T = n\sqrt{1+\lambda}$.
- $\lambda = L_r/L_m$ — 누설 대 자화. 탱크가 낼 수 있는 게인 범위를 정한다.
- $f_n = f_{sw}/f_r$ — 정규화 주파수.
- M — 탱크 전압 게인, $Q = Z_0/R_{ac}$ — 부하가 탱크를 얼마나 무겁게 하는가.
- 등가 입력 — topology morphing 이후 공진 탱크가 실제로 보는 전압. 상용전원 전압이 아니다.
- θ — 라인 위상. 0 과 π 가 영교차, $\pi/2$ 가 라인 피크다.

목차

1 들어가며	6
2 이 컨버터를 이루는 두 컨버터	6
2.1 LLC 컨버터란 무엇인가	6
2.2 왜 더 간단한 것 대신 LLC 인가	7
2.3 공진으로 무엇을 얻나	7
2.4 회로가 어떻게 $M(f_n, Q)$ 가 되는가	8
2.5 두 개의 공진	10
2.6 계인 곡선과 세 영역	12
2.7 capacitive 와 inductive, 그리고 왜 그 말을 쓰는가	13
2.8 두 경계는 같은 경계가 아니다	14
2.9 ZVS 와 ZCS 는 다른 것이다	15
2.10 ZVS 가 실제로 일어나게 데드타임을 잡는 법	16
2.11 일반적인 LLC 설계 순서	17
2.12 역률 보정이란 무엇인가	18
2.13 역률과 distortion 은 같은 것이 아니다	18
2.14 보정기는 이걸 어떻게 고치나	19
2.15 왜 보통 두 단인가	20
3 왜 single-stage 인가, 그 대가는 무엇인가	20
3.1 역률 1 이 고르게 보내 주지 못하는 에너지	21
3.2 버퍼를 400 V 에서 출력으로 옮기면	21
3.3 부하가 견뎌야 하는 것	22
4 동작 원리	22
4.1 계인은 제어 변수가 아니라 경계조건이다	22
4.2 상쇄되는 두 발산	22
4.3 주파수 변조가 곧 역률 보정이다	23
4.4 FB 핀은 전력 지령이다	24
4.5 이 컨버터는 공진의 어느 쪽에서 도는가	24
4.6 왜 λ 가 0.5 쯤이어야 하나	25
4.7 $f_{sw,max}$ 는 탱크를 검사하는 것이 아니라 계산한다	25

Single-Stage PFC LLC 컨버터 설계

4.8 λ 의 반대쪽 한계, 그리고 해가 없는 경우	25
5 Topology morphing	26
5.1 풀브리지	26
5.2 하프브리지	27
5.3 컨트롤러는 이것을 어떻게 하나	27
5.4 히스테리시스 밴드, 그리고 진짜 범위	28
6 설계 절차	29
6.1 설계 사양	29
6.2 등가 입력 범위	30
6.3 권선비와 반사 전압	30
6.4 공진 탱크	30
6.5 ZVS 검증	31
6.6 컨버터는 공진의 어느 쪽에서 도는가	31
6.7 라인 사이클에 걸친 전류	31
6.8 트랜스포머	32
6.9 두 개의 비, 두 개의 인덕턴스	32
6.10 트랜스포머 사양서에 무엇을 적어야 하나	33
6.11 자속은 1차가 아니라 2차가 정한다	33
6.12 포화 시험 전류는 권선 피크 전류가 아니다	34
6.13 사양서, 그리고 빠뜨리면 안 되는 것	34
6.14 트랜스포머 하나로 안 될 때	34
6.15 입력 커패시터	34
6.16 출력 커패시터 बैं크	35
6.17 반도체 요구조건	36
6.18 컨트롤러 주변 회로	36
6.19 전압 루프와 보상망	37
6.20 gain margin, 그리고 이것을 확인해야 하는 이유	38
6.21 FB 리플과 버스트 임계의 간섭	38
7 설계 예제	39
7.1 사양 — 성격별로 나눠서	39
7.2 설계값	40

7.3 판정 여유란 무엇인가	41
7.4 숫자가 나온 길	42
7.5 운전 영역 전체의 ZVS	43
7.6 이 설계는 공진의 어느 쪽에서 도는가	43
7.7 이 설계가 흘러야 하는 전류	44
7.8 트랜스포머, 실제로 감은 모습	44
7.9 출력 बैं크, 실제로 고른 과정	45
7.10 전력이 어디로 가나	46
7.11 반도체는 무엇이어야 하나	47
7.12 전압 루프, 실제로 놓은 값	47
7.13 컨트롤러 주변 부품	48
7.14 오실레이터 — C_T 먼저, 그다음 R_T	49
7.15 전류 감지 저항 — 한 부품이 세 가지를 정한다	50
7.16 버스트 모드 — 기동할 때 한 번 읽는 저항 하나	50
7.17 브라운아웃과 브리지 구성 — CFG 핀	50
7.18 출력 감지와 과전압 — ZCD 분압기	51
7.19 HVSU 와 V_{CC}	51
7.20 컨트롤러 핀 규칙	52
7.21 보호 기능과 각 임계를 정하는 것	52
7.22 자주 틀리는 열 가지	53
7.23 시스템 설계 규칙	53
7.24 하드웨어에서 가장 먼저 짤 것	54
8 참고문헌	54
9 정오표와 미확정 항목	55
9.1 데이터시트 — DRAFT 는 앞뒤가 맞지 않는다	55
9.2 설계 시트를 짤 때 빠지기 쉬운 함정	55
9.3 유도 없이 쓰는 상수	56
9.4 이 설계에서 아직 닫히지 않은 것	56

1 들어가며

유니버설 입력 LLC 전원은 보통 두 단이다. 400 V 버스를 만드는 boost PFC 단이 하나, 그 버스를 내리는 LLC 단이 하나. 그 사이의 커패시터는 **두 가지 일을 동시에** 한다. 역률 1 로 들어오는 전력이 고르게 오지 않으므로 그 차이를 저장해 주고, LLC 에게는 거의 일정한 입력을 보여 줘서 공진 탱크가 좁은 범위만 덮게 해 준다.

single-stage PFC LLC 는 그 boost 단과 커패시터를 통째로 없앤다. 정류된 상용전원이 공진 탱크로 바로 들어간다. 그러면 입력은 100/120 Hz 반사인파가 되고, 게인은 더 이상 제어 변수가 아니게 되며, 출력 커패시터가 버스 커패시터 몫까지 떠맡는다. LLC 에서 한 단을 뺀 것이 아니라 **다른 컨버터**다. 2-stage 설계에서 몸에 밴 습관은 여기서 대부분 틀린다.

여기서는 그런 컨버터가 어떻게 동작하는지, 그리고 STMicroelectronics **L6790A** 로 어떻게 설계하는지를 다룬다. 설명은 사양에서 부품값까지 끝까지 따라간 설계 하나로 한다 — **90 ~ 264 Vac 입력, 25 V / 26.3 A = 657.5 W 출력**, 즉 저전압 대전류 DC 레일이다.

다루는 범위. 다루는 것 — 전력단, 공진 탱크, 출력 बैं크, 컨트롤러 주변 회로, 전압 루프. 다루지 않는 것 — EMI 필터, 자성 부품 제작, 레이아웃, 안전 인증.

2 이 컨버터를 이루는 두 컨버터

이 뒤로는 두 갈래를 머릿속에서 먼저 갈라 놓고 읽으면 훨씬 쉽다. 이 장은 평범한 LLC 와 평범한 역률 보정 얘기다. 둘 다 만들어 본 사람은 3 절로 건너뛰어도 된다.

2.1 LLC 컨버터란 무엇인가

LLC 컨버터는 사각파 발생기가 공진 회로를 때리고, 그 뒤에 트랜스포머와 정류기가 붙은 것이다. 스위치가 하는 일은 입력을 주파수가 조절되는 사각파로 자르는 것뿐이다 — 맞춤 듀티도 없고, 프로그램할 인덕터 전류도 없다.




그림 1: LLC 하프브리지: 사각파 발생기, 공진 회로, 정류기. (ON Semiconductor AN-4151.)

Single-Stage PFC LLC 컨버터 설계

탱크 소자 셋은 "LLC" 라는 이름에 나오는 순서 그대로다 — 직렬 인덕턴스 L_r , 트랜스포머의 자화 인덕턴스 L_m , 직렬 커패시턴스 C_r . 가운데 것은 따로 붙이는 부품이 아니라 **트랜스포머가 원래 갖고 있는 것이다**. 그래서 LLC 는 이름이 말하는 것보다 부품이 하나 적다.

- **사각파는 주파수만 정한다.** 출력 전압은 f_{sw} 를 옮겨 조절한다. 탱크의 임피던스가, 따라서 분압비가 주파수에 따라 달라지기 때문이다.
- **탱크 전류는 거의 정현파다.** 그게 핵심이다 — 전류가 작을 때나 바디 다이오드로 흐르는 동안 스위치가 켜지고 꺼지므로 스위칭 손실이 거의 사라진다.
- **트랜스포머가 전압 변환과 절연을 맡고, 그 누설 인덕턴스를 L_r 로 쓸 수 있다.** 이 전력대에서는 그게 보통이다.

2.2 왜 더 간단한 것 대신 LLC 인가

LLC 는 파워드나 플라이백보다 손이 많이 가고, 설계자가 반사적으로 찾는 듀티 제어도 아니다. 그런데도 수백 W 위에서는 그만한 값을 한다.

- **전 부하 범위에서 양쪽 다 소프트 스위칭.** 1차 스위치는 전압이 0 일 때 켜지고, below 에서는 2차 정류기가 전류 0 에서 꺼진다. phase-shift 풀브리지는 경부하에서 ZVS 를 잃지만 LLC 는 잃지 않는다 — 그 일을 하는 자화 전류가 부하와 무관하게 흐르기 때문이다.
- **주파수를 올릴 수 있다.** 하드 스위칭 컨버터의 주파수를 막는 것이 스위칭 손실이고, 그 손실이 자성 부품과 필터의 크기를 정한다. 그 손실을 없애면 수백 kHz 가 무리가 아니다.
- **누설을 죽이지 않고 쓴다.** 파워드에서는 스너버로 없앨 대상인 누설이 여기서는 L_r 그 자체가 될 수 있다. 공진 인덕터가 공짜가 되고 스너버도 같이 사라진다.
- **출력 인덕터가 없다.** 정류기가 출력 커패시터를 바로 먹인다. 감는 부품 하나와 그 손실이 대전류 쪽에서 빠지는데, 그쪽이 가장 아픈 자리다.
- **조용하다.** 전류가 사다리꼴이 아니라 정현파이고 스위칭 천이가 느리고 감쇠돼 있어서, 같은 전력의 하드 스위칭 컨버터보다 전도·방사 스펙트럼이 훨씬 작다.

대가도 그만큼 분명하므로 같은 자리에 적는다. 주파수로 조절하므로 동작 주파수가 라인과 부하에 따라 움직이고, 자성 부품은 그 범위 전체에서 버텨야 한다. 부하가 전력을 가져가든 말든 순환 자화 전류가 흐르므로 경부하 효율은 강점이 아니다. 그리고 설계가 듀티 식에서 떨어지지 않는다 — 게인 곡선에서 나온다. 이 장의 나머지가 그 얘기다.

2.3 공진으로 무엇을 얻나

하드 스위칭 컨버터에서는 스위치가 입력 전압을 다 받은 채로 켜지므로 출력 커패시턴스에 저장된 에너지가 매 사이클 채널에서 열로 버려진다. 그 손실은 주파수에 비례해 늘고, 그래서 주파수가 막히고 자성 부품이 커진다.

LLC 를 f_o 위에서 돌리면 브리지가 inductive 부하를 본다. 그러면 탱크 전류가 구동 전압보다 뒤처지고, 두 스위치 사이의 데드타임 동안 그 뒤쳐진 전류가 중점 커패시턴스를 스스로 방전시킨다. 다음 스위치는 전압 0 에서 켜진다. **이것이 ZVS 이고, 이 토폴로지를 쓰는 이유 전부다.** 그 과정과, ZVS 가 설계에 무엇을 요구하는지는 2.9 절에 있다.




그림 2: 대표 파형. I_p 가 탱크 전류, I_m 이 자화 전류다. 둘의 차이가 아직 흐르는 동안 스위치가 켜지고, 그 차이가 중점을 방전시킨다. (ON Semiconductor AN-4151.)

이 동작의 경계가 되는 두 주파수는 2.5 절에서, 그 둘이 나누는 동작 영역은 2.6 절에서 다룬다.

조건은 특정 주파수가 아니라 inductive 동작이다. 충분히 내려가면 탱크가 capacitive 가 된다 — 전류가 앞서고, 데드타임이 전이를 돕는 게 아니라 방해하며, 브리지가 낮은 임피던스로 하드 스위칭한다. 부품을 데우는 정도가 아니라 부수는 유일한 고장 양식이다. 그 경계는 고정된 주파수가 아니라 게인 곡선의 피크이고 부하에 따라 움직인다 — 2.8 절이 정확히 그 얘기다.

2.4 회로가 어떻게 $M(f_n, Q)$ 가 되는가

어느 LLC 자료에나 나오는 게인 곡선은 세 번의 단순화를 거쳐 나온다. 한 번은 직접 따라가 볼 만하다. 단계마다 무언가를 버리는데, 무엇을 버렸는지 알아 두면 나중에 도움이 된다.

Single-Stage PFC LLC 컨버터 설계




그림 3: 정류기와 부하가 왜 저항 하나로 뭉쳐지는가. 정류기는 사각파 전류를 끌고 출력은 뺏뺏하므로, 기본파 기준으로 보면 전체가 저항으로 보인다. (ON Semiconductor AN-4151.)




그림 4: 그 결과 남는 하나의 AC 회로. 이 회로의 전압 전달비가 게인 M 이고 감쇠가 Q 다. 여기 적힌 R_{ac} 는 평균 출력 전력을 쓴다 — 2-stage 컨버터에는 그 전력밖에 없다. 이 문서는 같은 식에 라인 피크 전력을 넣어 절반 값을 쓴다. 이유는 6.4 절에 있다. (ON Semiconductor AN-4151.)

- 2차를 1차로 넘긴다. 이상 트랜스포머가 사라지고 부하 저항에 n^2 이 곱해진다.

Single-Stage PFC LLC 컨버터 설계

- 정류기와 출력 필터를 저항 하나로 바꾼다. 정류기는 사각파 전류를 끌고 출력은 뺏겼하므로 기본파 기준으로 전체가 저항이다.
- 구동 사각파의 기본파만 남긴다. 탱크가 스위칭 주파수 근처에 중심을 둔 필터이므로 고조파는 거의 기여하지 않는다. 이것이 기본파 근사(FHA) 이고, 모든 LLC 설계가 식이 아니라 시뮬레이션 또는 실측으로 끝나는 이유다.

남는 것은 AC 회로 하나, 주파수에 따라 비가 달라지는 분압기다. 이 회로를 설명하는 숫자가 둘인데, 이 뒤로 거의 매 쪽에 나온다.

- 게인 $M = R_{ac} / Z_0$ 양단 전압을, 그 전압을 만들어 낸 기본파로 나눈 값. 직렬 공진 f_r 에서 C_r 과 L_r 이 상쇄되므로 거기서는 부하와 무관하게 $M = 1$ 이다. f_r 아래에서는 boost ($M > 1$), 위에서는 buck 이다.
- 품질계수 $Q = Z_0 / R_{ac}$, 여기서 $Z_0 = \sqrt{L_r / C_r}$ 가 탱크의 특성 임피던스다. Q 는 탱크에 부하가 얼마나 무겁게 걸렸는지를 나타낸다 — Q 는 출력 전력과 함께 커진다. $Q = 0$ (무부하) 이면 게인 곡선이 높고 뾰족하고, 부하를 걸면 피크가 내려오고 곡선이 넓는다.

주파수는 항상 정규화해서 $f_n = f_{sw} / f_r$ 로 쓴다. 그래야 한 벌의 곡선이 모든 탱크에 통한다. $M(f_n, Q)$ 라고 쓴 것은 언제나 위 오른쪽 회로의 게인이다.

2.5 두 개의 공진


LLC 에는 공진이 둘 있다. 2차가 도통하는 동안에는 반사된 출력 전압이 L_m 을 붙들어서 매므로 L_m 이 회로에서 빠지고 직렬 공진만 남는다.

$$f_r = \frac{1}{2\pi\sqrt{L_r C_r}} \quad (1)$$

무부하에서는 L_m 을 붙들 것이 없으므로 탱크가 두 인덕턴스 모두와 함께 울린다.

$$f_o = \frac{1}{2\pi\sqrt{(L_r + L_m) C_r}} \quad (2)$$

f_r 에서는 부하가 무엇이든 게인이 정확히 1 이다 — 부하 항이 사라지기 때문이다. f_o 에서는 무부하 게인이 발산한다. 그 둘 사이가 탱크가 boost 할 수 있는 구간이고, f_r 위에서는 boost 하지 못한다. 고정된 DC 버스에서 동작하는 LLC 는 거의 항상 f_r 근처에서 돌고, 버스가 내려왔을 때만 그 구간으로 들어간다.



Between f_o and f_r the tank can boost, and that is the band an LLC boosts in. Follow one loaded curve down, though, and the gain stops rising at its own peak and falls again - the shaded edge is the no-load position of that peak, not the loaded one.

그림 5: 두 개의 공진, 그리고 그 사이의 boost 구간.

Single-Stage PFC LLC 컨버터 설계

식 두 개만 봐서는 각각이 전류를 어떻게 바꾸는지 알 수 없다. 그리고 차이가 눈에 보이는 곳이 바로 전류다.

파형을 보기 전에 짚을 것이 있다. 이 회로가 하고 있는 일은 둘 중 하나다. below 에서는 한 반주기 안에 둘이 다 일어나고 순서가 정해져 있다 — 전력 전달이 먼저, 그다음이 프리휠링이며, 그동안 켜져 있는 스위치 쌍은 바뀌지 않는다. 공진에서는 전력 전달 하나뿐이고, above 에서는 그 전력 전달이 중간에 잘린다.




그림 6: 전력 전달. 브리지가 탱크를 때리고 공진 전류가 자화 전류를 넘어서면, 그 차이가 트랜스포머를 지나 정류기와 부하로 간다. L_m 양단 전압이 반사된 출력력이므로 L_m 이 붙들려 공진에서 빠진다 — 이 구간이 f_r 로 올리는 이유다. (Infineon AN 2012-09, 열 제목 추가.)




그림 7: 프리휠링. 공진 전류가 자화 전류까지 떨어지면 2차로 넘길 것이 남아 정류기가 꺼진다. 2차가 끊기면 L_m 이 풀려나 공진에 참여한다 — 이 구간은 f_o 로 올린다. 오른쪽 칸은 원문 그림 그대로인데, 화살표가 $S_1 \cdot S_4$ 를 거꾸로 타고 흐른다 — 전류가 입력 단자로 되돌아 나간다. 그것은 데드타임의 경로이지 $S_2 \cdot S_3$ 가 켜져 있는 프리휠링이 아니다. 2번째 반주기의 프리휠링은 그림 6 의 오른쪽 칸에서 2차 루프만 끊은 모습이다. (Infineon AN 2012-09 Figure 2.7-2.8, 열 제목 추가.)

이 두 회로가 곧 두 개의 공진이다. 절 첫머리의 두 식은 추상적인 것이 아니라 각각 이 두 그림의 탱크다. 어느 쪽이 돌고 있고 얼마나 오래 도는가. 뒤에 나오는 얘기는 전부 여기서 갈린다.

칸은 넓이지만 단계가 넓이 아니라 반주기가 둘이다. 두 그림은 시간 순이 아니라 회로가 무엇을 하고 있는가로 묶여 있다. 시간 순서는 $S_1 \cdot S_4$ 가 켜진 채 전력 전달 → $S_1 \cdot S_4$ 가 그대로 켜진 채 프리휠링 → 데드타임 → 같은 둘을 이번엔 $S_2 \cdot S_3$ 로, 이렇게 간다. 전력 전달과 프리휠링은 한 반주기의 두 토막이므로, 그림 6 의 왼쪽 칸 다음은 그림 7 의 왼쪽 칸이다 — 오른쪽 칸이 아니다. 그리고 ZVS 는 이 두 회로 어디에도 없다. 그 뒤에 오는 데드타임에서 일어난다 — 레그의 두 스위치가 모두 꺼진 동안 탱크 전류가 중점을 반대쪽 레일까지 실어 나른다. 그림 8 에서 게이트 펄스 두 개 사이의 틈에 V_{ds} 가 계단으로 떨어지는 것이 그것이다. 프리휠링은 그때 쓸 전류가 얼마나 남아 있는지를 정해 주는 구간이다.




그림 8: 세 경우를 나란히. 게이트 신호, 드레인 전압, 공진 전류 I_{Lr} 위에 점선으로 겹친 자화 전류 I_{Lm} , 그리고 정류기 쌍의 전류. 세 번째 칸의 $T_r/2$ 와 $T_s/2$ 표시를 볼 것 — 그 차이가 전부다. (Infineon AN 2012-09, 열 제목 추가.)

- f_r 에서 (왼쪽). 공진 반주기와 스위칭 반주기의 길이가 같다. 브리지가 바뀌는 바로 그 순간에 I_{Lr} 이 I_{Lm} 을 만나고 정류기 전류도 바로 그때 0 이 된다. 양쪽 어디에서도 버리는 것이 없다 — LLC 가 가질 수 있는 가장 효율적인 점이고, 일반 설계가 공칭 입력을 여기에 두는 이유다.
- f_r 위 (가운데). 스위칭 반주기가 먼저 끝나므로 공진 반사인파가 **중간에 잘린다** — 브리지가 바뀔 때 I_{Lr} 이 아직 I_{Lm} 보다 한참 위다. 1차 스위치가 더 큰 전류를 끌고, 정류기는 도통 중에 끊긴다 — 2차 하드 전환이다.
- f_r 아래 (오른쪽). 공진 반주기가 더 짧고, 그림에 $T_r/2$ 대 $T_s/2$ 로 표시돼 있다. I_{Lr} 이 반사인파를 일찍 끝내고 I_{Lm} 위에 **없힌다**. 그 순간부터 둘은 같은 하나의 전류이고, 정류기 전류는 이미 0 이며, 2차로 넘어가는 전력이 없다. 그 구간을 프리휠링이라 한다.

그 프리휠링 구간이 곧 f_o 다. 그동안은 2차가 도통하지 않으므로 I_{Lm} 을 붙들 것이 없고, 탱크는 $L_r + L_m$ 과 C_r 로 f_o 에서 울린다. 평평해 보이는 것은 f_o 가 f_r 보다 훨씬 낮아서 그 주기의 일부가 거의 직선이기 때문이다. 스위칭 주파수를 f_o 쪽으로 내리면 그 구간이 자라 결국 반주기를 다 차지하고, 그때는 평평한 부분이 눈에 보이게 느린 사인파의 일부가 되며 컨버터는 전력을 아예 안 보낸다.

두 주파수는 두 개의 동작점이 아니라 하나의 양 끝이다. f_r 은 평평한 구간이 막 사라진 지점이고 f_o 는 그것이 전부를 차지한 지점이다. 쓸모 있는 일은 전부 그 사이에서 일어나고, 반주기에서 평평한 부분이 차지하는 비율이 곧 탱크가 얼마나 boost 하는지라고 봐도 된다.

기호는 문헌마다 다르다. 가져온 그림은 여기 표기에 맞춰 고쳐 놓았고, 고친 것은 캡션에 적었다. 반대로 제조사 Application Note 를 볼 때는 그 문서가 f_o 를 어느 주파수에 쓰는지 먼저 확인할 것 — 널리 쓰이는 자료 중 적어도 하나는 그 이름을 직렬 공진에 쓴다. 여기와 정반대다.

일반 LLC 는 한쪽을 골라 거기 머문다 — 보통 공칭 입력에서 f_r 바로 위, 게인이 1 에 가깝고 순환 전류가 가장 작은 자리다. 여기서 설계하는 컨버터가 어느 쪽에서 도느냐는 또 다른 문제이고, 나머지 준비가 끝난 뒤 4.5 절에서 답한다.

2.6 게인 곡선과 세 영역

통상의 기본파 근사로 탱크 게인은 다음과 같다.

$$M(f_n, Q, \lambda) = \frac{1}{\sqrt{\left(1 + \lambda - \frac{\lambda}{f_n^2}\right)^2 + Q^2 \left(f_n - \frac{1}{f_n}\right)^2}} \quad (3)$$

f_n , Q , λ 는 앞의 표기대로다. 여기서 그린 곡선을 믿기 전에 눈으로 할 검산이 둘 있다. $f_n = 1$ 에서는 근호 안 둘째 항이 사라지고 첫째 항이 1 이 되므로 Q 가 무엇이든 $M = 1$ 이다 — 그것이 직렬 공진이고, 모든 게인 곡선이 같은 점을 지나는 이유다. 무부하에서는 — $Q = 0$ 이라 둘째 항이 없으므로 — f_n 을 아무리 올려도 M 이 $1/(1+\lambda)$ 까지만 걸어 내려가고 더는 안 내려간다. 4.8 절이 그 바닥 얘기다. 부하가 걸리면 Q 항이 f_n 과 함께 커져 게인이 0 을 향해 계속 떨어진다.

곡선에는 세 영역이 있다. 게인 피크 아래는 탱크가 capacitive 이고 브리지가 하드 스위칭한다 — 절대 들어가면 안 된다. 피크와 f_r 사이는 inductive 이면서 boost 이고, f_r 위는 inductive 이면서 buck 이다. 여기 그린 두 경계는 f_o 와 f_r 인데, f_o 쪽은 무부하에서만 맞다 — capacitive 경계는 부하와 함께 올라간다. 다음 절이 그 얘기다.

말을 정해 두자. f_r 아래를 below, 위를 above 라고 부른다. 그리고 브리지가 보는 위상은 capacitive 와 inductive 다. 이 문서는 두 쌍 모두 영어 그대로 쓴다 — 현장에서 그렇게 부르고, 무엇보다 두 쌍은 같은 경계가 아니다. 그 차이가 다음다음 절이다.




그림 9: 세 동작 영역. 색은 그려진 전부하 곡선 기준이다. 쓸 수 있는 것은 inductive 둘뿐이고, 둘을 가르는 경계는 부하를 걸수록 위로 올라간다.

2.7 capacitive 와 inductive, 그리고 왜 그 말을 쓰는가

이 이름은 어느 부품이 지배하느냐와는 아무 상관이 없다. 브리지 쪽에서 본 모습을 가리킨다 — 구동 사각파에 대한 탱크 입력 전류의 위상이다. 탱크는 직렬 회로이므로 낮은 주파수에서는 C_r 이 지배해 전류가 앞선다 — 브리지 쪽에서 보면 커패시터 같은 것을 몰고 있는 셈이다. 높은 주파수에서는 인덕턴스가 지배해 전류가 뒤처진다 — 이번엔 인덕터 같은 것이다. 그러니까 이 말이 가리키는 것은 브리지가 상대하는 부하이지 특정 부품이 아니다.

그 위상이 곧 소프트 스위칭 전부다. 그래서 이 구분은 이름에서 받는 느낌보다 훨씬 중요하다.




그림 10: 같은 컨버터를 게인 피크 양쪽에서 본 것과, 둘을 가르는 파형. 위는 게인 곡선에서 경계가 어디인지. 아래는 브리지 전압 V_d , 탱크 전류 I_p , 스위치 하나의 전류 I_{DS1} . 왼쪽은 capacitive 라 스위치 전류에 역회복 스파이크가 보이고, 오른쪽은 inductive 라 같은 순간이 깨끗한 ZVS 전이다. (ON Semiconductor AN-4151.)

- **inductive:** 전류가 뒤쳐진다. 스위치가 꺼질 때 전류가 아직 브리지 노드를 반대쪽 레일로 미는 방향으로 흐르고 있다. 데드타임이 바로 그 일을 하게 두고, 다음 소자가 전압 0 에서 켜진다. ZVS.
- **capacitive:** 전류가 앞선다. 스위치가 꺼질 때 전류는 이미 뒤집혀 있어서 노드를 왔던 쪽으로 되민다. 다음 소자는 레일 전압을 다 받은 채로 켜지고, 더 나쁘게는 방금까지 도통하던 소자의 바디 다이오드가 낮은 임피던스로 강제 역회복된다. 하드 스위칭이고, 부품을 부수는 고장 양식이다.

그래서 capacitive 영역은 다른 무언가와 맞바꿀 성능 항목이 아니다. 설계가 한쪽에만 머물러야 하는 경계이고, 컨트롤러는 그래도 넘어갔을 때를 위해 전용 보호를 따로 갖고 있다.

2.8 두 경계는 같은 경계가 아니다

가장 헛갈리는 지점이다. 두 쌍의 말이 모두 같은 축 위의 위치를 가리키기 때문이다. 하지만 그 축 위의 다른 선이다.

	capacitive / inductive	below / above
경계는	$\arg Z_{in} = 0$ 인 곳	f_r , 직렬 공진
움직이나?	그렇다 — 부하에 따라	아니다. L_r 과 C_r 이 고정한다
무엇을 가르나	1차의 ZVS 나 하드 스위칭이나	boost 나 buck 이나, 그리고 2차의 ZCS 여부
어느 쪽이 허용되나	inductive 만, 언제나	양쪽 다 정당하다

표 1: 두 가지 분류, 두 개의 경계, 두 가지 결과.

Single-Stage PFC LLC 컨버터 설계

계인 피크 주파수는 f_o 와 f_r 사이에 있고 **부하를 걸수록 올라간다**. 무부하에서는 f_o 와 겹치고, 전부하에서는 f_r 쪽으로 꽤 올라가 있다. 그래서 capacitive 영역은 f_o 아래의 고정된 띠가 아니다 — 부하를 더하면 넓어지고, 경부하에서 안전하게 inductive 이던 주파수가 과부하에서는 capacitive 일 수 있다.

엄밀히 말하면 경계는 계인 피크가 아니다. 탱크가 capacitive 인 것은 입력 임피던스의 위상이 음수인 동안이므로 경계는 $\arg Z_{in} = 0$ 인 지점이고, 그 자리는 계인 곡선의 피크보다 조금 위다. 본 설계의 전부하에서 피크는 105.4 kHz 인데 위상이 0 이 되는 것은 110.1 kHz 이고, 피크 바로 그 자리에서도 브리지는 아직 8.4° 만큼 capacitive 를 본다. 계인 곡선만 있으면 되기 때문에 피크를 대신 쓰는 것인데, 틀리는 **방향**이 나쁜 쪽이다 — 브리지가 아직 하드 스위칭하는 구간을 inductive 라고 불러 준다. 둘 다 하나의 실제 조건을 근사한 것이고, 6.5 절은 그 조건을 직접 쟀다 — 브리지가 바뀐 뒤 탱크 전류가 0 에 닿기까지 걸리는 시간이다.




그림 11: capacitive 경계는 고정돼 있지 않다. 부하를 걸면 계인 피크가, 따라서 capacitive 영역의 가장자리가 더 높은 주파수로 밀린다. (Monolithic Power Systems, Understanding LLC Operation part 2.)


- **below** 이면서 **inductive** 일 수 있다 — 그것이 평범한 boost 영역이고, LLC 는 보통 여기서 돈다.
- **below** 이면서 **capacitive** 일 수 있고, 그것이 고장이다. f_r 아래로 내려가는 것이 위험한 게 아니라 피크 아래로 내려가는 것이 위험하다.
- **above** 이면서 **capacitive** 일 수는 없다. 피크는 항상 f_r 아래이기 때문이다. above 는 어떤 부하에서도 inductive 다.

설계 규칙으로는 이런 뜻이다. 오실레이터 하한 f_{Min} 을 f_o 위에 둔다. 그 위치는 경계의 무부하 위치라 요구조건인 가장 약한 형태다 — 필요하지만 그것만으로는 충분하지 않다. 진짜 검사는 6.5 절의 ZVS 스위칭이고, 부하를 걸고 라인 사이클 전 위상에서 돌린다. 그 뒤를 컨트롤러의 capacitive 보호가 받친다.

2.9 ZVS 와 ZCS 는 다른 것이다

둘 다 소자에 걸리는 전압과 흐르는 전류 중 하나가 0 일 때 스위칭해서 그 곱 — 즉 손실 — 을 0 으로 만드는 방법이다. 다만 여기서는 서로 다른 소자에 서로 다른 이유로 적용되고, 보장되는 것은 하나뿐이다.

Single-Stage PFC LLC 컨버터 설계



The two are different mechanisms on different devices. ZVS on the primary needs inductive operation and is required everywhere. ZCS on the secondary happens only below resonance, and is lost the moment the converter crosses above it.

그림 12: 1차의 ZVS 와 2차의 ZCS. 소자도 원리도 조건도 다르다.


- **ZVS — 1차 스위치.** 소자 양단 전압이 없는 상태로 켜진다. 앞 소자가 꺼질 때 탱크 전류가 아직 흐르고 있고 그 전류가 데드타임 동안 브리지 노드를 방전시키기 때문이다. **inductive 동작**, 즉 게인 피크 위이기만 하면 된다 — 그래서 f_r 양쪽 모두에서 성립하고, f_o 가 그 한계인 것은 무부하에서만이다. 어디서나 필수이고, 이 설계의 여유는 6.5 절에 있다.
- **ZCS — 2차 정류기.** 소자에 전류가 없는 상태로 꺼진다. 다이오드가 강제로 끊기지 않고, SR 이면 역회복이 없다. 공진 전류가 스스로 0 에 닿기 때문에 일어나는 일이고, 그것은 f_r 아래에서만 일어난다. f_r 위에서는 정류기가 도통 중에 끊기고 역회복이 돌아온다.

그러므로 ZCS 는 회로의 성질이 아니라 동작점의 성질이다. f_r 아래에서는 2차 정류 소자가 전류 0 에서 꺼지므로 역회복이 아예 생기지 않고, f_r 위에서는 그렇지 않다. 한쪽에만 머무는 컨버터는 이 문제를 한 번 정리하면 끝난다. 입력이 넓게 움직여 f_r 을 넘나드는 컨버터는 양쪽을 다 봐야 하고, f_r 위에서 도는 시간만큼 2차 바디 다이오드와 SR 데드타임이 문제가 된다.

2.10 ZVS 가 실제로 일어나게 데드타임을 잡는 법

LLC 를 효율적으로 만드는 것이 ZVS 인데, 이것은 전압 문제가 아니라 전하 문제다. 데드타임 동안 자화 전류가 브리지 노드를 반대쪽 레일까지 흔들 만큼의 전하를 옮겨 줘야 한다. 설계에서 다루는 값은 브리지가 바뀐 뒤 탱크 전류가 0 에 닿기까지 걸리는 시간 T_{ZC} 이고, 조건은 그것이 데드타임보다 길기만 하면 된다는 것이다.

$$T_{ZC} > t_D \quad (4)$$



Two conditions, both needed: current must still be flowing at turn-off ($T_{ZC} > t_D$), AND the transition must finish inside the dead time ($t_D > T_r$).

그림 13: ZVS 가 일어나는 방식: 데드타임 동안 브리지 노드를 방전시키는 것은 부하 전류가 아니라 자화 전류다.

표제 용량이 아니라 출력 전하를 쓸 것. MOSFET 데이터시트는 C_{oss} , $C_{o(er)}$, $C_{o(tr)}$ 셋을 주는데 서로 3 ~ 5 배 다르다. ZVS 는 전하 문제이므로 써야 할 것은 $C_{o(tr)}$, 즉 Q_{oss} 쪽이다. 표제 C_{oss} 로 데드타임을 잡으면 몇 배 후하게 나온다.

2.11 일반적인 LLC 설계 순서

아래가 표준 순서다. 각 단계는 앞 단계에서 이미 정해진 무언가 때문에 있는 것이다. 6 절을 읽기 전에 한 번 훑어 둘 만하다 — 그 장이 같은 순서를 따라가다가 정확히 두 군데에서 갈라지기 때문이다.

- 1 공칭점에서 권선비. 공칭 입력에서 $M = 1$ 근처, 즉 f_r 에서 돌도록 n 을 고른다. 순환 전류가 가장 작고, 컨버터가 평소에 돌아야 할 자리다.
- 2 탱크가 덮어야 할 게인 범위. 입력 범위와 출력 공차에서 M_{min} 과 M_{max} 를 구한다. M_{max} 는 최소 입력·전부하에서, M_{min} 은 최대 입력·최소 부하에서 구한다.
- 3 1차로 넘긴 부하 저항 R_{ac} , 그리고 그와 함께 전부하에서 Q 가 뜻하는 값.
- 4 $m (= \lambda)$ 과 Q 를 피크 게인 차트에서 함께. 이 둘은 따로 못 고른다. m 마다 달성 가능한 피크 게인 대 Q 곡선이 있고, 설계는 그 곡선 아래에 여유를 두고 앉아야 한다. m 이 크면 순환 전류가 작고 피크 게인도 작다. 작으면 반대다.
- 5 소자값. Q 와 R_{ac} 에서 Z_0 가 나오고, Z_0 와 고른 f_r 에서 C_r 과 L_r 이 나온다. L_m 은 m 이 정한다.
- 6 검증. 최악 코너의 게인이 여전히 피크 아래에 여유를 두고 있는지, ZVS 가 공칭점이 아니라 최악점에서 성립하는지, 전류와 자속이 실제 부품이 감당할 값인지.




그림 14: 4단계, 그리고 m 과 Q 를 따로 고를 수 없는 이유: 탱크가 낼 수 있는 피크 게인이 둘 모두에 달려 있다. 요구 게인과 Q 를 정하고 나면 쓸 수 있는 m 은 좁은 띠뿐이다. (ON Semiconductor AN-4151.)

여기까지가 절반이다. 위의 내용은 전부 LLC 하나만의 얘기가 — 탱크, 게인 곡선, 그리고 그 위의 동작점을 옮기는 주파수. 상용전원과는 아무 상관이 없다. 이 장의 나머지가 다른 절반이다 — 역률 보정이 왜 필요하고 보통은 어떻게 하는가 — 그리고 앞의 내용을 몰라도 읽을 수 있다. 둘을 합치는 것은 3 절이다.

2.12 역률 보정이란 무엇인가

아무것도 안 하면 어떻게 되는지부터 보자. 브리지 정류기가 커패시터를 먹이면 버스가 상용전원 피크 근처에 머무르므로, 다이오드는 상용전원이 그 위로 올라오는 짧은 창 동안에만 도통할 수 있다. 부하가 한 사이클 동안 쓸 전하 전부가 그 창 안으로 들어와야 한다.




그림 15: 커패시터 입력 정류기와 그것이 끌어가는 전류. V_c 가 피크 근처에 머무르므로 다이오드는 상용전원이 그 위인 짧은 창들에서만 도통하고, 그 안의 전류 I 는 그만큼 높이 솟는다. (Toshiba, Power Factor Correction Circuits.)

결과는 전부 그 하나에서 나온다. 피크 전류가 같은 평균 전력의 저항이 끝 값의 몇 배가 되므로 배선, 퓨즈, 브리지, 계통이 전부 그 전류에 맞춰 커져야 한다. 그리고 그렇게 좁은 펄스열은 대부분이 고조파다.

2.13 역률과 distortion 은 같은 것이 아니다

역률은 유효 전력을 피상 전력으로 나눈 것이다.

$$PF = \frac{P}{V_{rms} I_{rms}} = \cos \varphi_1 \times \frac{I_{1,rms}}{I_{rms}} \quad (5)$$

인수가 둘인데 서로 독립이고 망가지는 이유도 다르다. **displacement factor** 는 전압과 전류 기본파 사이의 위상이고, 모터가 망치는 쪽이다. **distortion factor** 는 전류 실효값 중 기본파가 차지하는 비율이고, 정류기가 망치는 쪽이다. 위 그림의 전류는 위상이 거의 맞아서 displacement factor 는 1 에 가까운데, 나머지 실효값이 전부 고조파라 역률이 0.6 쯤 된다.

짜이 되는 지표가 THD (total harmonic distortion) 이고, 기본파에 대한 고조파 성분의 비다.

$$THD = \frac{\sqrt{I_{rms}^2 - I_{1,rms}^2}}{I_{1,rms}}, \quad \frac{I_{1,rms}}{I_{rms}} = \frac{1}{\sqrt{1 + THD^2}} \quad (6)$$

둘은 바꿔 쓸 수 없다. 역률이 0.99를 넘으면서도 고조파 규정에 떨어질 수 있다. 규격이 하나의 비가 아니라 개별 고조파를 암페어로 제한하기 때문이다. 고조파는 전력을 나르지 않으면서 중성선을 데우고 배전 트랜스포머를 포화시키고 같은 계통의 다른 장비를 방해한다 — 그래서 규제된다. IEC 61000-3-2가 한계를 정하고, 어느 한계가 적용되는지는 등급에 달려 있다. 이런 모양의 정류기는 Class D이고, 75 W 아래는 면제, 그 위로는 W 당 mA로 제한된다. **다만 Class D는 600 W 까지도** — 이 설계는 입력 685 W로 그 위이므로 Class A의 절대 한계가 적용된다. 등급을 먼저 확인할 것.

2.14 보정기는 이걸 어떻게 고치나

입력 전류가 입력 전압을 따라가게 강제하면 컨버터가 계통에 저항으로 보인다 — 두 인수가 한꺼번에 1이 된다. 흔히 쓰는 방법은 브리지 바로 뒤의 boost 컨버터이고, 한 스위칭 주기 안에서는 상용전원이 멈춰 있는 것처럼 보일 만큼 빠르게 스위칭한다.




그림 16: boost 보정기와 라인 반주기별 전류 경로. 빨강은 스위치가 켜져 리액터가 충전되는 동안, 초록은 꺼져서 리액터가 버스로 내보내는 동안이다. (Toshiba, Power Factor Correction Circuits.)

- **왜 boost 인가.** 입력이 0을 지나는 정류 사인파이므로 영교차 근처에서 무한대 비율로 boost 할 수 있어야 한다 — boost 만 된다. 그리고 입력 전류가 연속이라 애초에 모양을 만들 수 있다.
- **안쪽 루프**가 인덕터 전류를 기준에 맞춘다. 스위칭 주파수에 비해 빨라야 한다.
- **바깥 루프**가 버스 전압을 조절하는데, 일부러 $2f_1$ 보다 느리게 만든다. 빠르면 버스 리플과 싸우면서 라인 사이클 안에서 레벨을 흔들고, 보정기가 만들려는 바로 그 모양을 뭉갠다. 느린 전압 루프는 타협이 아니라 요구조건이다.
- **곱셈기**가 둘을 잇는다 — 모양은 계통에서, 크기는 출력에서. 제어 법칙은 그게 전부다.

Single-Stage PFC LLC 컨버터 설계




그림 17: 연속 도통 모드에서의 결과. 리액터 전류에 스위칭 리플이 얹혀 있고, 그 평균이 입력 전압을 따라간다 — 두 루프를 그렇게 짜 놓은 결과다. (Toshiba, Power Factor Correction Circuits.)

이 갈등은 뒤에서 다시 나온다. boost 단을 건어내면 같은 갈등이 더 날카로운 형태로 돌아온다 — 그때는 그 바깥 루프가 유일한 루프이고, 그 출력이 전력 지령이며, 살아남은 $2f_1$ 리플이 곧바로 입력 전류 distortion 이 된다. 6.19 절이다.

보정기는 요구받은 것을 해 주면서 새 문제를 하나 넘긴다. 전류가 전압을 따라간다는 것은 입력 전력이 $\sin^2\theta$ 를 따른다는 뜻이다 — 사이클마다 두 번 0 이 되고 마루에서 평균의 두 배가 된다. 부하는 여전히 일정한 전력을 원한다. 무언가가 그 차이를 저장해야 하고, 그것이 어디에 앉느냐가 다음 장 전부다.

2.15 왜 보통 두 단인가




그림 18: 혼한 2-stage 구성과 각 노드의 파형. 보정은 앞 블록에서 일어나고 LLC 는 앞 블록이 만든 DC 버스에서 동작한다. (Monolithic Power Systems, Understanding LLC Operation part 2.)

boost PFC 와 LLC 사이의 버스 커패시터는 두 가지 일을 동시에 하고, 보통 그 둘이 서로 혼동된다.

- 맥동하는 입력 전력과 일정한 출력 전력의 차이를 버퍼링한다.
- LLC 를 상용전원 파형으로부터 격리해서, 탱크가 거의 일정한 입력을 보고 좁은 게인 범위만 덮게 한다.

boost 단을 없애면 그 두 가지 일이 한꺼번에 사라진다. 버퍼링은 다른 데서 해야 하고, 탱크는 이제 초당 100 번 0 으로 떨어지는 정류 사인파에서 직접 일해야 한다. 그 대가가 무엇이고 그런데도 왜 되는가가 뒤에 이어진다.

3 왜 single-stage 인가, 그 대가는 무엇인가


이 컨버터가 깨뜨리는 것이 앞 절차의 두 단계다. 1단계는 자리 잡을 공칭점이 없다 — 입력이 반사인파로 훑고 지나가기 때문이다. 2단계는 어떤 탱크 하나로도 못 덮는 게인 범위를 요구한다 — 그래서 브리지 자체가 바뀌어야 한다. 4.1 절과 5 절이 그 두 갈래다.

3.1 역률 1 이 고르게 보내 주지 못하는 에너지

정현파 전압과 같은 위상으로 정현파 전류를 끌면 순시 입력 전력이 $\sin^2$ 모양으로 맥동한다. 라인 주파수의 두 배로 0 과 평균의 두 배 사이를 오간다.

$$p_{in}(t) = V_{ac}I_{ac} [1 - \cos(2\omega_{lt})] \quad (7)$$

부하는 일정한 전력을 원한다. 그 차이는 저장했다가 몇 ms 뒤에 돌려줘야 한다. 이 요구는 토폴로지와 무관하다 — 역률 1 을 요구하는 것만으로 따라 나온다. 버퍼가 받아야 할 불균형이 그림 19 에 있다.



The two shaded areas are equal — 2.23 J. In a two-stage supply the 400 V bulk capacitor does this; here the OUTPUT bank does, and that is why the ripple condition alone asks for 71 mF.

그림 19: 역률 1 은 $2f_l$ 에너지 불균형을 강제한다. 음영 부분이 어딘가의 커패시터가 받아 두었다가 돌려줘야 하는 양이다.

3.2 버퍼를 400 V 에서 출력으로 옮기면

2-stage 컨버터에서 그 버퍼는 400 V 에 있는 버스 커패시터다. single-stage 에는 버스가 없으므로 버퍼가 출력으로 옮겨 간다. 줄(J)은 바뀌지 않고 그것이 얹는 전압이 바뀐다. 그리고 커패시터가 돌려줄 수 있는 것은 시작 전압과 부하가 받아 줄 최저 전압 사이의 에너지뿐이다.

$$E = \frac{1}{2}C(V^2 - V_{min}^2) \quad (8)$$

홀드업이 그 값을 가장 분명하게 보여 준다. 두 구성 모두 같은 12 ms 를 전부하로 버텨야 하고, 그것은 어느 쪽이든 7.9 J 다. 400 V 버스가 320 V 까지 내려가는 것으로 치면 274 μ F 짜리 부품이다. 25 V 출력이 19 V 까지 내려가는 것으로 치면 67.2 mF 다 — 같은 에너지에 정전용량은 245 배다. 쓸 수 있는 전압 창이 $400^2 - 320^2$ 에서 $25^2 - 19^2$ 로 줄었기 때문이다. 그 비 하나가 이 아키텍처가 치르는 대가다. 다른 무엇보다 먼저 정해야 한다 — 세트에 뱅크가 안 들어가면 바뀌어야 할 것은 출력 전압이다.

실제로 다는 뱅크는 그보다 더 크다. 67.2 mF 는 홀드업만 만족시킨다. 같은 출력에서 리플 조건이 71.2 mF 를 요구해 그쪽이 이기므로 이 설계는 75.2 mF 를 싣는다. 둘 중 어느 쪽이 이기는가는 사양에 대한 질문이고, 6.16 절이 답한다.

맞바꿈을 한 줄로, boost 단을 없애면 스위치 하나, 인덕터 하나, 다이오드 하나, 400 V 전해 커패시터 하나와 그 손실이 같이 사라진다. 대신 아주 큰 저전압 커패시터 뱅크가 붙고, 부하가 견뎌야 하는 $2f_1$ 출력 리플이 생기고, 훨씬 넓은 범위를 덮어야 하는 공진 탱크가 생긴다. 이 맞바꿈이 좋은가는 부하가 출력 리플을 얼마나 받아 주는가에 거의 전적으로 달려 있다.

3.3 부하가 견뎌야 하는 것

버퍼가 출력에 있으므로 출력에 $2f_1$ 리플이 그대로 실린다. 리플을 걸러 줄 두 번째 단이 없다. 리플은 뱅크와 부하가 정하는 것이지 제어 루프가 정하는 것이 아니며, 루프로 없앨 수도 없다 — 없애려 들면 대신 입력 전류에 distortion 이 실린다(6.19 절). 여기 사양은 5 % pk-pk 이고 25 V 레일에서 1.18 V 다. 그 값이 얼마나 뽀뽀해야 하는가는 부하의 성질이지 컨버터의 성질이 아니다 — 설계 규칙이 아니라 사양에서 와야 한다.

4 동작 원리

4.1 게인은 제어 변수가 아니라 경계조건이다

2-stage LLC 에서 컨트롤러는 게인을 지령한다 — 출력이 맞을 때까지 스위칭 주파수를 옮긴다. single-stage PFC LLC 에서는 그럴 수 없다. 양쪽 포트가 모두 전압원이기 때문이다. 출력은 mF 급 커패시터라 한 스위칭 주기 안에 전압이 못 움직이고, 입력은 정류된 상용전원이라 컨버터가 정하는 것이 아니다. 그래서 순시 게인이 강제된다.

$$M(\theta) = \frac{n V_{o, eff}}{V_{drive}(\theta)} = \frac{n V_{o, eff}}{\sqrt{2} V_{ac, eq} \sin \theta} \quad (9)$$

θ 는 라인 위상이다. 이 대목은 한 번 풀어 쓸 만하다. 토폴로지 전체가 여기에 걸려 있기 때문이다. 게인은 두 전압의 비다. 2-stage 컨버터에서는 출력 전압이 자유롭게 움직이므로 — 루프가 움직인다 — 게인을 지령하는 것이 곧 출력을 지령하는 것이다. 여기서는 그 두 전압이 모두 컨버터 밖에서 이미 못박혀 있다: 입력은 상용전원인, 출력은 한 스위칭 주기 안에 못 바뀔 만큼 큰 뱅크가. 따라서 그 비도 순간순간 못박혀 있고, 컨트롤러는 거기에 관여할 수 없다.

그러면 스위칭 주파수를 옮기면 무엇이 달라지나? Q 가 — 즉 부하가 얼마나 무겁게 걸리는지가 — 달라진다. 그리고 Q 는 전력이다. 탱크는 게인을 얼마로 내라는 지시만 받고, 그 게인을 내려고 전류를 얼마나 끌지는 스스로 정한다. 이 컨버터에서 주파수는 전압 지령이 아니라 전력 지령이다.

4.2 상쇄되는 두 발산

위 식을 영교차 근처에서 읽으면 불가능해 보인다. $\theta \rightarrow 0$ 에서 요구 게인이 $1/\sin\theta$ 로 한없이 올라간다. 컨버터가 살아남는 것은 같은 순간에 부하도 사라지기 때문이다. 역률 1 인 입력은 $\sin^2\theta$ 에 비례하는 전력을 끈다.

$$Q(\theta) = Q_{pk} \sin^2 \theta \quad (10)$$

그리고 부하가 없는 LLC 는 하측 공진 f_o 에서 게인이 무한대다. 두 발산이 만나고, 상용전원이 0 에 가까워질수록 동작점이 f_o 쪽으로 걸어 내려간다 (그림 20). 그래서 f_o 가 설계 전체의 주파수 하한이고, 오실레이터 클램프를 그 아래에 두는 것은 하드웨어를 부수는 몇 안 되는 실수 중 하나다.

Single-Stage PFC LLC 컨버터 설계





그림 20: 영교차 근처에서 요구 계인은 발산하고 부하는 사라진다. 둘이 같이 일어나므로 동작점이 f_o 로 수렴한다.

4.3 주파수 변조가 곧 역률 보정이다

둘을 합치면 제어 법칙이 떨어져 나온다. 라인 반주기 동안 컨트롤러는 끌어가는 전력이 $\sin^2\theta$ 를 따르도록 스위칭 주파수를 뺏는다. 전류 루프도, 공급기도, 별도의 PFC 단도 없다 — 주파수 프로파일 $f_{sw}(\theta)$ 자체가 역률 보정이다. 이 설계의 등가 입력 양 끝에서 그 모습이 그림 21에 있다.



The highest curve is NOT the maximum mains (264 V) — it is the FB morphing edge at 332 V equivalent. Miss morphing and you never plot that curve.

그림 21: 라인 반주기에 걸친 $f_{sw}(\theta)$. 이 움직임이 곧 역률 보정이고, 바닥이 f_o 다.

이 프로파일을 구하려면 수치 근 탐색이 필요해 보인다 — θ 마다 계인 식을 f_n 에 대해 풀어야 하고 근이 둘 있다(capacitive 하나, inductive 하나). 필요 없다. $M_{req} = M_{pk}/\sin\theta$ 와 $Q = Q_{pk}\sin^2\theta$ 를 넣고 $x = 1/f_n^2$ 로 두면 계인 식이 x 에 대한 3차식이 된다.

$$\lambda^2 x^3 + (q - 2\lambda(1 + \lambda))x^2 + ((1 + \lambda)^2 - 2q - \frac{u}{M_{pk}^2})x + q = 0, \quad u = \sin^2\theta, \quad q = Q_{pk}^2 u^2 \quad (11)$$

근 하나는 항상 음수다. $x = 0$ 에서 값이 $+q$ 이고 $x \rightarrow \infty$ 에서 $-\infty$ 로 가기 때문이다. 나머지 둘은 같은 곡선의 두 교차점이다. $x > 0$ 에서 계인 식의 우변은 $x \rightarrow 0$ 에서 무한대로 시작해 최소를 하나 지나고 다시 올라가므로, 탱크가 실제로 낼 수 있는 요구 계인은 정확히 두 개의 양수 x 에서 만난다 — capacitive 교차와 inductive 교차 — 그리고 그때 세 근이 모두 실수다. 물리적인 inductive 근은 가운데 것이다. $x = 1/f_n^2$ 이 주파수와 반대로 가기 때문이다. 분기를 고를 필요도 없다 — Cardano의 삼각함수 형태에서 언제나 $k = 1$ 분기다. 요구 계인이 그 최소보다 낮으면 양수 근이 아예 없는데, 그것은 수치 실패가 아니라 4.8절의 "해가 없는 경우"다.

이게 단지 깔끔해서가 아닌 이유. 격자 탐색은 f_n 의 상한이 있어야 하고, 그 상한을 morphing 코너가 아니라 AC 최대에서 잡으면 실제 동작점을 표현조차 못 한다. 닫힌형에는 격자도, 구간도, 초기 추정도 없으므로 그 고장 양식 자체가 존재하지 않는다. 역문제 — 어떤 f_n 을 주는 $\sin^2\theta$ 를 찾는 것 — 는 2차식이고 역시 정확하다.

영교차 사각지대. $\theta = 0$ 바로 근처에서는 요구 게인이 탱크가 낼 수 있는 것을 넘어서고 컨버터가 그냥 전류를 안 끈다. 토폴로지에 내재한 것이고 입력 전류의 3차 고조파로 나타난다. 달성 가능한 THD를 정하는 두 요인 중 하나이고, 다른 하나는 전압 루프다(6.19 절).

4.4 FB 핀은 전력 지령이다

데이터시트의 버스트 모드 식과 블록도의 곱셈기를 합치면 FB 전압의 물리적 의미가 나온다. 흔히 말하는 오차 신호가 아니다.


$$V_{FB} = V_{os} + \frac{2K_{HV}}{K_M K_{FF}} R_{CS} P_{in} = 0.5 \text{ V} + 0.167 \frac{\text{V}}{\Omega \cdot \text{W}} R_{CS} P_{in} \quad (12)$$

FB 조절 범위 2.8 V를 넣으면 $2.8/0.167 = 16.8 \Omega \cdot \text{W}$ 이고, 이것이 데이터시트의 최대전력 법칙과 정확히 같다. 따라서 최대전력 제한, 버스트 진입, 과부하 검출이 전부 하나의 스케일 위에 있고, 그 스케일이 R_{CS} 다. 바깥쪽 옵토커플러 루프는 입력 전력을 지령하고, 내부 루프가 그 전력을 라인 사이클에 걸쳐 $\sin^2\theta$ 로 나눠 준다.

그래서 전류 감지 핀에는 필터도 직렬 저항도 넣을 수 없다. 최대전력 법칙과 과전류 임계가 같은 핀을 읽으므로, 그 핀을 움직이는 것은 무엇이든 둘을 같이 움직인다.

4.5 이 컨버터는 공진의 어느 쪽에서 도는가

2.5 절에서 미뤄 둔 질문이다. 이제 답할 수 있다. single-stage 컨버터는 한쪽을 고르지 않는다. 등가 입력이 10 ms 마다 반사인파를 흘리고, 요구 게인이 거기 따라 흘리고, 동작점이 한 라인 사이클 안에서 f_r 을 넘었다 돌아온다. 사이클의 얼마를 어느 쪽에서 보내는가는 상용전원 전압에 달려 있다.



At low line the converter never leaves the boosting region. At the high morphing edge it crosses into the bucking region around the line peak and comes back. A single-stage converter therefore has to be designed for BOTH sides.

그림 22: 라인 반주기 동안 컨버터가 f_r 의 어느 쪽에 있는가를 등가 입력 네 가지에 대해. 낮은 코너에서는 boost 영역을 아예 안 벗어나고, 높은 코너에서는 사이클의 대부분을 buck으로 보낸다.

양쪽 다 설계해야 한다. boost 쪽이 게인 요구와 ZVS 여유를 정하고, buck 쪽이 최고 스위칭 주파수를 정하며 2차를 ZCS 밖으로 내보낸다. 그래서 일반 LLC 라면 무시했을 정류기 바디 다이오드와 SR 데드타임이 여기서는 문제가 된다. 라인 피크만, 또는 저입력만 확인한 설계는 두 컨버터 중 하나만 본 것이다.

4.6 왜 λ 가 0.5 쯤이어야 하나

일반적인 LLC 는 $m = L_p/L_r$ 을 5 와 10 사이, 즉 λ 를 0.11 과 0.25 사이로 쓴다. single-stage 는 그럴 수 없다. 영교차 근처에서 아주 높은 게인을 내야 하는데 피크 게인은 λ 가 작을수록 떨어지기 때문이다. 이 설계는 $\lambda = 0.55$, 즉 $m = 2.82$ 로 돈다. ST 가 이 부품용으로 내놓은 평가보드가 $\lambda = 0.500$ 이라는 점이, 이 값이 한 설계만의 사정이 아니라 구조적인 것이라는 가장 강한 증거다.

대가는 순환 전류다. L_m 이 작으면 자화 전류가 커지는데, 그 전류는 전력을 나르지 않으면서 도통 손실은 낸다 — 부하와 무관하게 언제나. single-stage PFC LLC 는 2-stage LLC 보다 효율이 낮고, 그것은 설계 결함이 아니라 본질이다.

4.7 $f_{sw,max}$ 는 탱크를 검사하는 것이 아니라 계산한다

λ 후보 네 개 중 둘이 규정 최대 스위칭 주파수를 분모에 갖고 있다.

$$\lambda_2 = \frac{\lambda_1}{1 - \left(\frac{f_r}{f_{sw,max}}\right)^2} \quad \lambda_{TD} = \frac{\lambda_1}{1 - \frac{\pi^2}{8} \left(\frac{f_r}{f_{sw,max}}\right)^2} \quad (13)$$

λ_1 은 순수한 최소 게인 조건이다. 나머지 둘은 같은 조건에 주파수 천장을 접어 넣은 것이다 — 탱크가 주파수를 다 쓰기 전에 가장 낮은 요구 게인에 닿아야 한다는 뜻이다. 여기서는 $f_r/f_{sw,max} = 150/225$ 이라 제공한 비가 44.4 % 이고, 두 분모가 모두 1 보다 한참 아래로 떨어져 요구치가 $\lambda_1 = 0.560$ 에서 1.009 과 1.241 로 올라간다. $f_{sw,max}$ 라고 적어 넣은 숫자 하나가 탱크에 요구되는 λ 를 거의 두 배로 만든다. 그리고 그 값이 f_r 에 가까워지면 분모가 0 으로 가서 요구치가 발산한다.

그럼 $f_{sw,max}$ 는 어디서 오나? 흔한 규칙이 $1.5 \times f_r$ 이고 여기 225 kHz 가 그것이다. 이것은 선택이지 한계가 아니다 — 그리고 탱크보다 상류에 있으므로 이 값을 바꾸면 L_m 이 바뀐다. 설계 시트에서 "최대값" 이 보통 말하는 역할과 정반대이고, 둥근 숫자를 무심코 써넣기 딱 좋은 자리다.

이것을 오실레이터 천장 f_{Max} 와 혼동하면 안 된다. 그쪽은 진짜 한계다 — R_T, C_T , 유휴 시간이 실리콘에서 고정하고, 제어 루프가 게인을 아무리 원해도 그 위로는 못 간다. 그리고 나중에 k_{ceil} 로 검사한다 — 320 kHz 대 운전 최대 249 kHz, 비 1.28 배. 둘은 설계의 양 끝에 있다. 하나는 탱크를 정하고 다른 하나는 오실레이터가 그 탱크를 감당하는지 보고한다.

4.8 λ 의 반대쪽 한계, 그리고 해가 없는 경우

위 조건은 λ 의 바닥을 정한다. 천장은 반대쪽 끝에서 온다 — 탱크는 가장 낮은 요구 게인에도 닿을 수 있어야 하고, 그것은 등가 입력이 가장 높고 부하가 없을 때 생긴다. 흔한 설계 규칙이 조용히 무너지는 자리가 여기다. LLC 의 무부하 게인은 끝없이 떨어지지 않기 때문이다. 주파수를 올려도 점근선까지만 걸어 내려간다.

$$M_\infty = \lim_{f \rightarrow \infty} M_{no\ load} = \frac{1}{1 + \lambda} \quad (14)$$

요구 최소 게인이 M_∞ 아래에 있으면 어떤 주파수도 조건을 만족하지 못한다. 그 주파수를 푸는 스프레드시트는 숫자 대신 오류를 돌려주는데, 그 오류를 수식이 깨진 것으로 오해하기 쉽다. 아니다 — 질문에 답이 없는 것뿐이다.

Single-Stage PFC LLC 컨버터 설계


이 설계는 점근선 아래에 있다 — $M_{\infty} = 0.6452$ 대 요구 0.6409 . 부하 없는 탱크가 요구 계인에 닿는 주파수가 없고, 차이가 1 % 도 안 될 만큼 얇아서 전부하 검사로는 절대 드러나지 않는다. 권선비를 올리면 요구치가 올라가 해가 돌아온다.

해가 없다는 것이 불합격은 아니다. 고입력 무부하는 주파수 제어가 아니라 버스트 모드가 맡는 영역이다. 부하가 걸리면 계인 곡선이 더 내려가 코너가 더 일찍 오므로 전부하 검사는 영향을 받지 않는다 — 그래서 이게 눈에 안 띄는 것이다. 알아 둘 만한 것은 어느 후보 권선비가 아직 주파수만으로 무부하를 조절할 수 있는가이고, 그것은 어떤 전부하 수치로도 알 수 없다.

5 Topology morphing

공진 탱크가 전부하에서 실제로 쓸 수 있는 계인 범위는 대략 $1.5 : 1$ 이다. 유니버설 상용전원은 $2.93 : 1$ 을 요구한다. 어떤 탱크 하나로도 그 범위를 덮으면서 ZVS 를 지킬 수 없으므로, L6790A 는 대신 브리지를 바꾼다.

상용전원 피크가 235 V 아래면 풀브리지로 돌아 탱크를 레일의 두 배로 때린다. $245 \text{ V}_{\text{pk}}$ 위면 하프브리지로 돈다. 그래서 탱크가 보는 것은 등가로 $173.2 \sim 332.3 \text{ Vac}$, 즉 $1.92 : 1$ 이 되고, 탱크 하나로 덮을 수 있다.




Half bridge is entered at 245 V peak going up and full bridge returns at 235 V peak coming down - 10 V of hysteresis - and the change is made by holding LOUT2 statically high, no extra hardware. The worst corners are these EDGES, not the ends of the mains range.

그림 23: Morphing 이 $2.93 : 1$ 의 상용전원 범위를 탱크에서 $1.92 : 1$ 로 접는다. 최악 코너는 상용전원 범위의 양 끝이 아니라 morphing 경계다.

5.1 풀브리지

대각선 쌍이 함께 도통한다. Q1 과 Q4 가 탱크에 $+V_{\text{in}}$ 을, Q2 와 Q3 가 $-V_{\text{in}}$ 을 걸므로 구동은 진폭 V_{in} 의 사각파이고 그 기본파는 $(4/\pi)V_{\text{in}}$ 이다. 네 소자 모두 스위칭하고, 각각 매 주기의 절반씩 탱크 전류를 흘린다.

Single-Stage PFC LLC 컨버터 설계




Diagonal pairs conduct together, so the tank is driven from $+V_{in}$ to $-V_{in}$ every cycle. Every one of the four devices switches, and each carries the tank current for half the period.

그림 24: 풀브리지: 반주기별 도통 경로와 그 결과 탱크에 걸리는 구동 전압.

5.2 하프브리지

LOUT2 를 계속 High 로 붙들어 둔다. Q3 는 절대 안 켜지고 Q4 는 절대 안 꺼지므로 2번 레그의 중점이 접지가 되고, 브리지 출력이 0 과 V_{in} 사이를 오간다. C_r 은 이미 탱크에 직렬로 있으므로 그렇게 생긴 $V_{in}/2$ 의 DC 를 공짜로 막아 주고, 탱크는 $\pm V_{in}/2$ 를 본다 — 기본파로는 $(2/\pi)V_{in}$, 정확히 절반이다. 추가 부품이 하나도 없다.



Q3 never turns on and Q4 never turns off, so the leg-2 midpoint is ground. The bridge output now swings 0 to V_{in} ; C_r blocks the $V_{in}/2$ of DC, leaving the tank a $\pm V_{in}/2$ square wave. No extra hardware — the green device is simply held on.


그림 25: 하프브리지: 2번 레그가 스위칭을 멈추고, 비대칭 구동이 만드는 DC 를 C_r 이 없앤다.

가만히 있는 소자가 가장 뜨겁다. Q4 는 스위칭을 전혀 안 하지만 탱크 전류 전체를 계속 흘린다 — 이 설계에서 10.9 A rms, 한 패키지에서 9.65 W 다. 스위칭을 안 한다는 바로 그 이유로 놓치기 쉽고, 방열 설계를 정하는 것이 이 소자다.

5.3 컨트롤러는 이걸 어떻게 하나

Single-Stage PFC LLC 컨버터 설계

두 모드 사이에서 바뀌는 게이트 신호가 하나뿐이다. morphing 에 추가 하드웨어가 전혀 안 드는 이유가 그것이다. 임계값 자체는 IC 내부의 고정 상수라 설계자가 움직일 수 없다. R_{CFG} 가 정하는 것은 morphing 을 켜지 말지와 브라운아웃 임계가 어디인지, 그 둘뿐이다.




The dead time between the two signals of a leg is the window ZVS needs. Morphing changes nothing else: same pins, same tank, same control law — leg 2 simply stops switching, and the transition is hysteretic so it cannot chatter.

그림 26: 두 모드에서의 브리지 구동 신호 네 개. LOUT2 를 High 로 붙들어 두는 것, 그게 전부다.

5.4 히스테리시스 밴드, 그리고 진짜 범위

두 임계는 같은 숫자가 아니다. 올라갈 때는 $245 V_{pk}$ 에서 하프브리지로 떨어지고, 내려올 때는 $235 V_{pk}$ 에서 풀브리지로 돌아온다. 10 V 의 히스테리시스가 임계에서 떨어지는 것을 막아 주지만, 대신 235 와 $245 V_{pk}$ 사이에서는 상용전원 전압만으로 모드가 정해지지 않는다 — 어느 방향에서 왔는가 정한다.

각 임계를 그 모드가 보장되는 쪽에 배치하면 설계 범위는 173.2 ~ 332.3 Vac (1.92 : 1) 이다. 밴드까지 넣으면 166.2 ~ 346.5 Vac (2.08 : 1) 이 된다. 이 설계는 넓은 쪽에서도 전 항목을 통과하지만, 여유가 적은 설계라면 통과하지 못한다. 사양을 조일 때 좁은 쪽 숫자를 쓰면 안 된다.



The 235 / 245 V_{pk} thresholds are FIXED IC constants. R_{CFG} decides only whether morphing is enabled and where V_{BO} sits. Real mains (purple markers) lies outside the band, so the mode is settled at start-up and stays.

그림 27: 어느 모드가 어디에 적용되는가. 밴드 안에서는 상용전원이 어느 방향에서 왔는지에 따라 모드가 달라진다.

Single-Stage PFC LLC 컨버터 설계

이 밴드를 실제로 만나는 곳. 실사용 계통은 166 ~ 173 Vrms 에 앉아 있지 않으므로, 현장에서는 기동할 때 모드가 정해지고 그대로 간다. 밴드는 프로그래머블 AC 소스와 라인 덤퍼지 시험에서 만난다. 임계를 넘길 때 램프가 아니라 스텝으로 볼 것 — 램프는 전압 루프에 따라갈 시간을 줘서 전환을 가려 버린다.

전환 과도. 임계를 넘는 순간 탱크 구동이 한 라인 사이클 안에 2 : 1 로 바뀌고 f_{sw} 가 127 에서 249 kHz 로 따라가야 하는데, 전압 루프는 17.6 Hz 에서 교차한다. 루프가 회복할 때까지 출력이 내려앉는다. 이 사건은 **홀드업 조건에 포함된다** — 홀드업은 12 ms 동안 전력을 아예 끊는 것이고 그 조건은 이미 만족하므로, C_{out} 을 키우거나 루프를 빠르게 할 이유가 아니다. 다만 그 포함 관계를 시간 영역에서 확인한 적은 아직 없다.

6 설계 절차




그림 28: 전력단 전체. 브리지 정류기가 하프/풀브리지 레그 쌍을 직접 먹인다 — 벌크 커패시터도 boost 단도 없다. 2차는 두 가지로 그려 놓았다: 센터탭(방안 1)과 풀브리지(방안 2).

2차를 어느 쪽으로 할지는 탱크보다 먼저 정한다. 2차 구성이 N_{rect} 를, 따라서 반사 전압을 정하기 때문이다. 센터탭은 도통 경로에 소자가 하나이고 풀브리지는 둘이므로, 낮은 출력 전압에서는 센터탭이 2차 도통 손실을 절반으로 만든다. 대신 소자 내압이 두 배가 되고, 2차 권선은 절반의 시간만 쓰인다. 이 설계는 센터탭을 쓴다.

아래 순서는 각 값이 실제로 서로에게 의존하는 순서다. 순서를 어기면 탱크를 다시 잡게 된다.

6.1 설계 사양

사양은 7.1 절에 성격별로 나눠 적었다 — 밖에서 정해진 것, 고른 것, 가정한 것, 거기서 따라 나온 것. 숫자를 놓고 물을 것은 결국 "이걸 움직여도 되나" 하나인데, 그 답이 넷 다 다르기 때문이다. 아래 절차는 거기를 가리키기만 하고 다시 적지 않는다. 다만 단서 둘은 모든 단계에 걸리므로 여기서 한 번 짚어 둔다. **라인 주파수는 낮을수록 나쁘다** — f_l 이 들어가는 값은 전부 47 Hz 로 낸다. 그리고 **홀드업은 최악 라인 위상, 즉 리플 골에서 잤다** — 공칭 출력이 아니다.

6.2 등가 입력 범위

가장 자주 틀리는 단계다. Morphing 이 있으면 탱크가 보는 것은 아래쪽 90 Vac 와 위쪽 264 Vac 가 아니다. 브리지 모드가 정하는 등가 입력을 본다.

$$V_{ac,eq} = 2 V_{ac} \text{ (full bridge)} \quad V_{ac,eq} = V_{ac} \text{ (half bridge)} \quad (15)$$

하프브리지 경계에서 상용전원은 $245 V_{pk}$ 이고 탱크는 등가로 173.2 Vac 를 본다. 풀브리지 경계에서는 상용전원이 $235 V_{pk}$ 이고 풀브리지이므로 탱크는 332.3 Vac 를 본다. 이 두 경계가 설계 코너이지 상용전원 범위의 양 끝이 아니다 — 낮은 쪽이 게인과 ZVS 의 최악, 높은 쪽이 스위칭 주파수의 최악이다.

6.3 권선비와 반사 전압

권선비는 언제나 실효 출력 전압과 곱해진 형태로만 나타난다. 그래서 중요한 것은 반사 전압이다.

$$V_{refl} = n V_{o,eff} = n(V_{out} + N_{rect} V_f) \quad (16)$$

구분해야 할 비가 둘이다. n 은 게인 식에 들어가는 등가모델 비이고, n_T 는 누설을 L_r 로 통합한 트랜스포머의 물리 권선비다. 둘을 혼동하면 게인 곡선이 통째로 어긋나는데, $\lambda \approx 0.5$ 에서 둘의 차이는 20 % 가 넘는다. 그래서 트랜스포머 도면에는 턴수뿐 아니라 개방·단락 인덕턴스를 함께 적어야 한다.

6.4 공진 탱크

센터탭 2차의 등가 AC 부하 저항은 다음과 같다.

$$R_{ac} = \frac{4}{\pi^2} \frac{n^2 V_{o,eff}^2}{P_{in,LLC}} \quad (17)$$

$P_{in,LLC}$ 는 공진 단으로 들어가는 전력이다. 앞의 4 는 보통 쓰는 8 에 분모로 평균이 아니라 라인 피크 전력 2P 를 넣은 것이다 — 아래 주의 상자 참조.

낮은 등가 코너의 게인 요구와 ZVS 요구가 함께 품질계수의 상한 Q_{ZVS} 를 잡고, 그러면 $R_{ac} Q_{ZVS}$ 가 탱크를 치수 잡는 임피던스가 된다. 그것이 식 1 로 C_r 을 정하고, C_r 과 목표 f_r 이 L_r 을 정한다. 그다음부터는 규칙 셋이 산수보다 중요하다.

- **계산값 셋은 하나의 탱크가 아니다.** C_r 은 설계 임피던스에서 나오고, L_r 은 선정된 C_r 과 짝이 되는 값이라 $R_{ac} Q_{ZVS} / 2\pi f_r$ 이 아니다. 그리고 L_m 값은 고입력 무부하가 요구하는 λ 로 L_r 을 나눈 것인데, 설계가 그 조건을 알면서 만족시키지 않을 수도 있으므로(4.8 절) 그쪽으로 반올림할 값이 아니다.
- **L_m 을 절대 올림하지 않는다.** λ 가 내려가고 ZVS 여유가 함께 사라진다. C_r 을 계산값보다 크게, L_m 을 작게 하면 반대 효과다 — Q_{pk} 가 내려가고 λ 를 지킨다.
- **Q_{ZVS} 상한에 붙지 말고 그 아래에 앉는다.** 그 차이가 설계의 ZVS 여유 대부분을 만들고, 반올림의 결과가 아니라 선택이다. L_m 은 n 과 함께 골라서 $n_T = n\sqrt{1+\lambda_{act}}$ 가 실제로 감을 수 있는 비에 떨어지게 한다.

같은 식을 다른 순간에 평가한 것이다. 어느 LLC 교과서나 $R_{ac} = (8/\pi^2)n^2V_o^2/P$ 로 쓰고 여기서도 그렇다. 2-stage 컨버터는 출력 전력이 하나뿐이라 거기서 끝난다. 여기서는 끌어가는 전력이 $p(\theta) = 2P\sin^2\theta$ 이므로 R_{ac} 도 라인 사이클에 따라 변하고, 하나의 숫자로 쓰려면 어느 순간에 못박아야 한다. **라인 피크**에 못박는다 — $p = 2P$ 이고 탱크가 가장 무겁게 걸리는 순간이다. 같은 식의 분모에 $2P$ 를 넣는 것이 8 을 4 로 바꾸는 것의 전부다. **다른 공식이 아니고, 하프브리지나 풀브리지나와도 아무 상관이 없다** — 브리지 계수는 부하가 아니라 등가 입력 전압에 들어간다. 그러면 Q 는 라인 피크에서의 품질계수를 뜻하고, 다른 위상은 전부 $Q(\theta) = Q_{pk}\sin^2\theta$ 로 거기서 따라 나온다. 2-stage 쪽 숫자를 그대로 가져오면 부하를 2배 과소평가하고 뒤따르는 탱크 값이 전부 틀린다.

6.5 ZVS 검증

대부분의 설계 가이드에 있는 달린형 ZVS 추정식은 경험적 적합식이고, 게다가 컨버터가 실제로 도는 Q 가 아니라 설계값 Q_{ZVS} 에서 평가한다. 전 영역 스위칭과 대 보면 **양쪽 어느 방향으로도 수십 % 씩 틀릴 수 있고**, 오차의 부호가 정해져 있지 않다 — 탱크에 따라 달라진다. **과대평가 쪽이 위험하다** — 없는 ZVS 여유를 있다고 보고하기 때문이다. 7.5 절이 양쪽 방향에 숫자를 붙인다.

그리고 어느 λ 를 넣을지 알려 줘야 한다. 그 약식은 첨자 없는 λ 로 쓰여 있는데, 실제로는 설계 λ — 후보 넷 중 가장 큰 값 — 를 설계 Q_{ZVS} 와 함께 넣으라는 뜻이다. 탱크가 정해진 뒤 이 기호가 뜻하는 값인 λ_{act} 를 넣어 같은 식을 읽으면 위상이 음수로 나올 수도 있다 — 넉넉히 inductive 인 탱크에 대해 capacitive 라는 답이다. 스위칭에는 그런 모호함이 없다. λ_{act} 와 그 순간의 Q 를 쓰고, 그것이 하드웨어가 갖고 있는 값이다.

믿을 수 있는 방법은 **선정된 탱크로 θ , 입력 전압, 부하를 전부 훑어서 최소값을 취하는 것이다.** 식이 아니라 격자이고, 이 검사에서 믿을 수 있는 형태는 그것뿐이다. 7.5 절이 이 설계에서 그것을 돌리고, 최약점이 어디로 나왔는지 적는다 — 읽는 사람이 짐작할 만한 자리가 아니다.

6.6 컨버터는 공진의 어느 쪽에서 도는가

f_r 아래에서 2차 전류는 사이 구간이 있는 잘린 사인파이고 도통비 $d = f_{sw}/f_r$ 이 1 보다 작다. f_r 위에서는 전류가 연속이고 d 가 1 에 몰린다. 정격도 손실도 결국 실효값에서 나오는데 그 식에 d 가 들어간다. 그러니 이견 용어를 고르는 문제가 아니다.


어느 쪽에서 도는가는 따로 고르는 것이 아니다. 권선비가 정한다. 요구가 $M_{req} = 2nV_{o,eff}/(\sqrt{2}V_{eq})$ 이므로 n 이 크면 더 큰 게인을 요구하고, 게인이 크다는 것은 below 로 더 내려간다는 뜻이다. 같은 탱크에 후보 트랜스포머 둘을 걸면 같은 상용전원 전압에서 f_r 의 반대쪽에 앉을 수 있다.

트랜스포머를 발주하기 전에 정할 것. 후보 권선비를 게인 여유만 놓고 비교하면 이것이 가려진다. 그리고 양쪽이 2차에 주는 부담은 서로 다르다 — below 에서는 정류기가 전류 0 에서 꺼지고, 위에서는 그렇지 않다.

6.7 라인 사이클에 걸친 전류

정격은 최악의 스위칭 주기에서 나오고 손실은 라인 사이클 실효값에서 나온다. 다른 숫자이고 섞으면 안 된다. single-stage 에서는 특히 두 가지 규칙이 더 붙는다.

- 1차 소자와 감지 저항이 보는 것은 **합성** 탱크 전류다. 반사된 부하 전류와 자화 전류의 합인데, 그 피크는 두 피크의 합도 아니고 둘 중 큰 값도 아니다 — 서로 다른 순간에 최대가 되기 때문이다.
- below 에서 2차는 매 반주기의 $d = f_{sw}/f_r$ 동안만 도통한다. 그 도통비를 빼먹으면 실효값을, 그리고 그 제공으로 손실을 과대평가한다.



Reflected load 16.37 A, magnetising 12.41 A, composite 18.32 A. Rating the primary switch on the reflected load current alone falls 12 % short of the composite peak.

그림 29: 합성 탱크 전류, 그리고 그 피크가 왜 두 성분 피크의 합이 아닌가.

6.8 트랜스포머

탱크 쪽에는 L_r 과 L_m 과 비 하나가 있고, 트랜스포머 쪽에는 턴수와 개방 인덕턴스와 누설이 있다. 한쪽에서 다른 쪽으로 넘어가는 자리에서 공진 설계의 실수가 대부분 나온다. 서로 다른 권선비 둘과 서로 다른 인덕턴스 둘이 거의 같은 이름을 갖고 있기 때문이다.

6.9 두 개의 비, 두 개의 인덕턴스

누설을 전부 1차로 넘기면 탱크는 비가 n 인 이상 트랜스포머, 직렬 L_r , 병렬 L_m 을 본다. 그 n 은 감는 비가 아니다. 결합계수를 k 라 하면

$$n = k n_T, \quad k = \sqrt{\frac{L_m}{L_m + L_r}} = \frac{1}{\sqrt{1 + \lambda}} \quad (18)$$

이므로 $n_T = n\sqrt{1 + \lambda}$ 다. $\lambda \approx 0.5$ 에서 둘은 20 % 넘게 차이가 나고, 그것은 어떤 게인 여유보다도 크다.

인덕턴스도 똑같이 둘로 갈린다. 탱크 모델은 L_r 과 L_m 을 쓰고, 물리 트랜스포머는 자화 인덕턴스 L_μ 와 양쪽 누설로 기술된다.

$$L_\mu = \sqrt{L_m (L_m + L_r)}, \quad L_{L1} = L_m + L_r - L_\mu, \quad L_{L2} = \frac{L_{L1}}{n_T^2} \quad (19)$$




그림 30: 같은 트랜스포머를 두 가지로 그린 것. 위는 누설이 양쪽에 나뉜 형태, 아래는 전부 1차로 넘겨서 탱크가 L_r 과 병렬 인덕턴스와 이상 트랜스포머를 보는 형태 — 그 이상 트랜스포머의 비는 더 이상 감는 비가 아니다. 원문은 1차 전체 인덕턴스를 L_p 라 하는데 여기서는 L_{open} 이고, 원문의 M_V 가 $\sqrt{1+\lambda}$ 이므로 n_T/M_V 가 n 이다. (ON Semiconductor AN-4151; 감는 비를 n_T 로 고쳐 적었다.)

저 3소자 형태는 누설이 양쪽에 고르게 나뉜다고 가정한 것이다. 실제 배분은 설계가 아니라 권선 배치가 정한다. 그리고 상관없다 — 탱크가 보는 것은 계측기로 잴 수 있는 두 값뿐이다.

6.10 트랜스포머 사양서에 무엇을 적어야 하나

단자에서 측정 가능한 인덕턴스는 둘뿐이고, 그 둘이 정확히 탱크가 필요로 하는 둘이다.

$$L_{open} = L_\mu + L_{L1} = L_m + L_r, \quad L_{short} = L_{L1} + \frac{L_\mu n_T^2 L_{L2}}{L_\mu + n_T^2 L_{L2}} = L_r \quad (20)$$

L_{open} 은 나머지 권선을 모두 개방하고 1차에서 재고, L_{short} 는 2차를 단락하고 잰다. 이 둘과 턴수를 적고, L_μ 는 절대 적지 말 것 — 어느 단자쌍에서도 L_μ 는 측정되지 않으므로 벤더가 검사할 수 없고, 그 값을 맞춘 부품이 탱크를 못 맞출 수 있다. 권선비는 말로도 적어 둘 것: 2차가 1 ~ 2턴이면 그 권선의 자기 인덕턴스를 인출선 루프가 지배하므로 $\sqrt{L_1/L_2}$ 로는 비가 나오지 않는다.

6.11 자속은 1차가 아니라 2차가 정한다

below 에서 2차는 공진 반주기 동안 도통하고 그 내내 출력 전압이 2차 권선에 걸린다. above 에서는 더 짧은 스위칭 반주기 동안 도통하므로, 라인 사이클 어디서나 f_r 이 최악이다.

$$B_{pk} = \frac{V_{out, eff}}{4f_r N_s A_e} \implies A_e \geq \frac{V_{out, eff}}{4f_r N_s B_{max}} \quad (21)$$

N_p 가 아예 나오지 않는다. 1차 턴수를 늘려도 자속은 안 내려가고, 2차 턴수를 늘려야만 내려간다. 2차를 1턴으로 하고 싶은 저전압 대전류 출력에서는 불편한 결과다. 2차 턴수를 절반으로 하면 필요한 코어 면적이 두 배가 된다 — 대전류에는

1턴이 당연해 보이는데도 코어 면적에서는 비싼 이유다.

같은 자속을 인덕턴스로 계산하려면 반드시 물리 L_μ 를 써야 한다. $B_{pk} = L_{\mu, pk} / (N_p A_e)$ 는 위 식으로 정확히 정리된다. 탱크 모델의 L_m 을 실제 N_p 와 함께 쓰면 자속을 $\sqrt{1+\lambda}$ 만큼 $-\lambda \approx 0.5$ 에서 대략 4분의 1 — 과소평가한다. L_m 가지는 nV_{out} 을 보는데 실제 권선은 $n_t V_{out}$ 을 반사하기 때문이다.

6.12 포화 시험 전류는 권선 피크 전류가 아니다

DC 중첩 시험은 나머지 권선을 전부 개방하므로 1차 기자력을 2차가 상쇄해 주지 않고, 그래서 같은 전류가 동작 중보다 훨씬 큰 자속을 만든다. 벤더에게는 그 시험에서 동작 자속을 재현하는 전류를 요구해야 한다.

$$I_{eq} = \frac{B_{pk} N_p A_e}{L_{open}} \quad (22)$$

대신 탱크 피크 전류를 그대로 건네주면 어떤 페라이트도 못 내는 자속 밀도를 요구하는 셈이다. 돌아오는 답은 지나치게 큰 코어이거나 되묻는 질문이다.

6.13 사양서, 그리고 빠뜨리면 안 되는 것

개방 인덕턴스 공차는 등근 숫자가 아니고, 등근 숫자여도 되는 것이 아니다. f_o 가 $1/\sqrt{L_{open}}$ 으로 가므로 인덕턴스가 낮은 부품은 주파수 하한을 오실레이터 클램프 쪽으로 밀어 올린다. 이 탱크가 견딜 수 있는 하락은 k_{floor} 에서 나오고 보통 몇 % 수준이다. 반사적으로 $\pm 10\%$ 라고 적어 놓으면 규격을 만족하는 부품이 하드 스위칭할 수 있다. 6.18 절이 그 값을 유도하고 빠져나갈 길 둘을 준다 — 벤더에게 비대칭 공차를 요구하거나, 오실레이터 쪽에서 자리를 먼저 벌여 두고 $\pm 10\%$ 를 요구하거나.

코어, 보빈, 전선, 권선 순서는 벤더가 정할 몫이고 절연과 연면 거리는 해당 안전 규격을 따른다. 위의 어느 것도 거기에 간섭하지 않는다 — 위의 것은 전부 단자에서 측정 가능하다.

6.14 트랜스포머 하나로 안 될 때

출력 전압이 낮고 전류가 크면 2차가 두꺼운 1턴이 되고 코어가 커져서 높이나 면적 제한에 걸릴 수 있다. 그때는 같은 부품 N_x 개를 1차 직렬, 2차 병렬로 쓸 수 있다. 1차가 직렬이면 같은 전류가 흐르므로 병렬 2차가 밸러스트 없이 저절로 나눠 갖는다.

- 개방 인덕턴스와 누설 인덕턴스가 N_x 로 나뉘고 2차 전류도 나뉜다. 1차 전류는 안 나뉜다.
- DC 중첩 시험 전류는 안 바뀐다. 자속과 1차 기자력이 같이 스케일되기 때문이다.
- 조립체의 감는 비가 $N_x N_p / N_s$ 가 되므로 실현 가능한 비가 N_x / N_s 단위로 양자화된다. 탱크를 고를 때 지켜야 하는 조건이지, 나중에 발견할 일이 아니다.

6.15 입력 커패시터

벌크 커패시터가 없으므로 C_{in} 은 스위칭 리플만 받아 주는 필름 커패시터다. 크게 하는 것이 보수적인 선택이 아니다 — 영교차를 건너 전하를 붙들고 있어서 라인 전류를 일그러뜨린다. 필터 향이 아니라 THD 향이다.

$$C_{in} = 3 \frac{nF}{W} \times P_{in} \quad (23)$$

Single-Stage PFC LLC 컨버터 설계

이것은 **하한**이므로 다음 표준값으로 올리고, 전 라인 전압에 견디는 정격으로 고른다.

6.16 출력 커패시터 बैंक

조건이 둘이고 큰 쪽이 이긴다. 리플 조건은

$$C_{out} \geq \frac{P_{out}}{2\pi f_{l,min} \Delta v V_{out}^2} \quad (24)$$

이고 홀드업 조건은


$$C_{out} \geq \frac{2P_{out}T_{hold}}{(V_{out} - \frac{1}{2}\Delta v_{pp})^2 - V_{o,min}^2} \quad (25)$$

홀드업은 최악 라인 위상에서 시작하고, 그 사실이 계산에 들어가야 한다. $2f_l$ 리플의 골에서 상용전원이 사라지면 बैंक는 이미 리플 반 칸 아래에서 출발한다. 그래서 위 식의 V_{out} 에 $-\frac{1}{2}\Delta v$ 항이 붙어 있다. 차이가 작지 않다 — 버티는 시간의 10 % 쯤 된다. 위 식의 Δv_{pp} 는 허용치가 아니라 बैंक가 실제로 만드는 리플이고, 그래서 이 조건은 약간 순환적이라 बैंक를 고른 뒤에 평가한다.

어느 쪽이 이기느냐는 출력 전압이 아니라 사양이 정한다. 두 조건 모두 $1/V_{out}^2$ 로 가므로 나누면 V_{out} 이 상쇄된다. $k = V_{o,min}/V_{out}$ 으로 두면 리플이 이기는 조건은

$$(1 - \frac{\Delta v}{2})^2 - k^2 > 4\pi f_l \Delta v T_{hold} \quad (26)$$

이 선별식은 बैंक가 정해지기 전에 따지는 것이라 실제 리플이 아니라 허용 Δv 를 쓴다. 아래 사양에서는 둘이 꽤 가깝게 나오고, Δv 를 10 % 로 풀면 결정권이 홀드업으로 넘어간다.



Removing the boost stage removes the 400 V bus, not the energy it held. The first two bars are the SAME 7.9 J - 12 ms at full power - and the capacitance between them differs by $(400^2 - 320^2)/((25 - 0.6)^2 - 19^2) = 245x$. That single line is the cost of the architecture. The bank actually built is larger again because RIPPLE, not hold-up, sets its size.

그림 31: 두 조건 모두 $1/V_{out}^2$ 로 떨어지므로 둘을 가르는 것은 사양뿐이다. 오른쪽: 홀드업은 boost 단 양쪽에서 같은 에너지를 요구한다 — 바뀌는 것은 그 에너지를 담는 정전용량이다.

- 리플 전류에 $2f_l$ 성분을 포함할 것. 스위칭 주파수 성분만 보면 실제값에 한참 못 미친다. $2f_l$ 포락선이 그에 맞먹는 실효값을 따로 갖고 있고, 둘은 직교하므로 제곱합으로 더해진다.
- 센터탭 2차에서는 리플 전류를 권선당이 아니라 출력 노드에서 판정한다.

Single-Stage PFC LLC 컨버터 설계

- ESR 은 스위칭 주파수의 값을 쓸 것. 전해 커패시터의 $\tan\delta$ 는 120 Hz 값이고 고주파에서는 5 ~ 10 배 크다.

이 아키텍처가 만드는 리스크 하나. 컨트롤러의 기동 창은 유한한데 이만한 बैं크는 일반적인 설계가 주는 몇 mF 보다 훨씬 무거운 기동 부하다. 전체 बैं크를 단 상태의 콜드 스타트는 하드웨어에서 가장 먼저 재야 할 것 중 하나다.

6.17 반도체 요구조건

부품을 고르는 대신 요구조건을 적는다. 무엇을 고를지는 패키지와 방열 설계와 원가가 정하기 때문이다. 요구조건을 애초에 제대로 적었는지는 아래 네 가지에서 갈린다.

- 1차 스위치는 **합성 탱크 피크**로 정격을 잡는다. 반사 부하 전류로 잡으면 10 % 쯤 부족한데, 그 값에는 자화 전류가 빠져 있기 때문이다.
- stress 를 판정하기 전에 실제로 병렬로 붙은 소자 수로 나눌 것. 표의 전류는 1차에서는 **스위치 위치당**, 2차에서는 **레그당**이다. 센터탭 레그는 2차 전류 전체를 흘리지 절반이 아니다.
- 손실은 25 °C 가 아니라 $T_{j,max}$ 의 $R_{DS(on)}$ 으로 계산한다. 데이터시트의 최대값은 25 °C 공정 산포이고 온도는 별개의 배수다 — 600 V 슈퍼정션이 대략 1.8, 저전압 SR 이 1.9. 25 °C 값으로 방열기를 잡으면 약 두 배 후하게 나온다.
- T_a 축으로 그려진 곡선도 **펄스 시험이면** T_j 로 읽어도 된다 — 펄스 동안에는 다이가 자기발열을 안 하기 때문이다. 펄스가 아닌 곡선에는 쓸 수 없다.

하프브리지 morphing 에서 가만히 있는 소자를 볼 것. 스위칭을 안 하니 놓치기 쉬운데 탱크 전류 전체를 계속 흘린다. 이 전력대에서는 도통 손실 예산이 지켜지느냐 알면서 깨지느냐가 거기서 갈리고, 7.10 절에 이 설계가 어느 쪽이었는지 있다.

6.18 컨트롤러 주변 회로




그림 32: 컨트롤러와 그 주변 수동 소자. HVSU 는 브리지의 AC 쪽에서 받고, 보조 권선이 분압기를 통해 ZCD 를 구동하며, R_T 와 C_T 가 오실레이터 한계를 정하고, R_{CFG} 와 R_{BM} 은 기동할 때 읽힌다.

Single-Stage PFC LLC 컨버터 설계

보조 권선을 무엇에 쓸지부터 정해야 한다. 아래 규칙 하나가 그 용도에 따라 달라지기 때문이다. 흔한 구성에서는 그 권선이 두 가지 일을 한다 — 영교차를 감지하고 V_{CC} 를 낸다 — 그리고 두 번째 일이 권선비의 상한을 만든다. OVP2 에서 정류된 보조 전압이 V_{CC} 정격 아래에 있어야 하기 때문이다. 그 상한이 권선을 구속하는 진짜 조건인 경우가 많다. 여기처럼 V_{CC} 를 다른 데서 받으면 그 상한은 존재하지 않는다. 권선은 감지만 하고, 그 전압은 ZCD 분압기를 어떤 비로 설계하느냐가 정하며, 남은 제약은 턴수가 정수여야 한다는 것뿐이다. 자급 구성에서 가져온 비 검사는 이 구성에서 불합격으로 읽히므로 **해당 없음**으로 표시해야지 만족한 것으로 두면 안 된다.

이 부품들은 전부 앞에서 이미 정해진 무언가를 기준으로 값이 잡히고, 7.13 절이 해야 하는 순서대로 하나씩 유도한다. 그 내내 가장 주의할 것은 R_T 다. 오실레이터 하한을 정하는데 그 하한이 f_o 위에 있어야 하기 때문이다.

이 하한이 보통 설계에서 가장 얇은 여유다. f_{Min} 은 f_o 위에 있어야 하고, 그렇지 않으면 컨버터와 capacitive 영역 사이에 capacitive 보호 말고는 아무것도 없다. 그 여유는 오실레이터 유휴 시간에도 달려 있는데 DRAFT 데이터시트가 그 값을 서로 다르게 적고 있다. 계산이 얼마로 나오든 하드웨어에서 $f_{sw}(\theta)$ 를 재서 확정해야 한다.

그 여유는 트랜스포머 공차까지 들어가 있어야 하는 자리다. 두 값이 서로 다른 문서에 적혀 있어서 놓치기 쉽다. $f_o = 1/(2\pi\sqrt{L_{open}C_r})$ 이므로 개방 인덕턴스가 **낮으면** f_o 가 올라간다. 견딜 수 있는 하락은

$$\frac{\Delta L}{L} = 1 - \frac{1}{k_{floor}^2} \quad (27)$$

하한 여유가 몇 % 수준이면 이 값도 인덕턴스 몇 % 다. 따라서 반사적으로 $\pm 10\%$ 를 요구하는 트랜스포머 사양은 그 안에 **들어가지 않는다** — 공차 하단의 부품에서 컨버터가 하드 스위칭한다. 아래쪽 공차를 조이거나, R_T 를 낮춰 f_{Min} 을 올려 자리를 벌거나 둘 중 하나다. **트랜스포머를 발주하기 전에** 확인할 것이지 그 뒤가 아니다.

6.19 전압 루프와 보상망




그림 33: 2차측 오차 증폭기와 옵토커플러. R_I 와 R_O 가 조절 출력 전압을 정하고, $R_f C_f$ 와 C_{fo} 가 보상기를 만들며, R_p 와 R_B 가 셉트 레귤레이터와 옵토 다이오드를 바이어스한다.

출력이 정전력원에 물린 커패시터이므로 제어-출력 전달함수는 **순수 적분기**다 — 모든 주파수에서 -90° . 그래서 보상 자체는 쉬운데 교차 주파수를 어디에 놓을지가 어렵다. 교차를 정하는 것이 안정도와 아무 상관 없는 제약이기 때문이다.

루프를 통과해 FB 핀에 닿는 $2f_l$ 리플은 라인 사이클 안에서 변하는 전력 지령이 되고, 따라서 입력 전류 distortion — 주로 3차 고조파 — 이 된다. 교차를 올리면 출력 리플이 줄고 distortion 은 **늘어난다**. 두 제약이 반대로 당기고, 실무적인 답은 십몇 Hz 대다.

보상기는 Venable 의 K-factor 법으로 놓은 Type II 회로다. α_v 를 $2f_l$ 에서의 오차증폭기 게인과 거기서 루프가 필요로 하는 게인의 비라 하면

$$K_v = \frac{1}{2\alpha_v} \left[(1 + \alpha_v^2) \tan \Phi_M + \sqrt{(1 + \alpha_v^2 \tan \Phi_M)^2 + 4\alpha_v^2} \right] \quad (28)$$

이고, K_v 가 영점과 극점을 교차 주파수 양쪽에 대칭으로 놓는다. 위상이 들리는 자리를 필요한 곳에 맞추는 것이 이 방법의 핵심이다.

$$f_{MB} = \frac{1}{2\pi} \sqrt{\frac{G_o K_v E A_o}{\Gamma_v}}, \quad f_p = K_v f_{MB}, \quad f_z = \frac{f_{MB}}{K_v} \quad (29)$$

f_{MB} 는 그 둘을 놓는 기준이 되는 기하 평균이다. 영점은 교차 아래로, 극점은 위로 같은 배수만큼 간다. 스위칭 잡음을 떨어뜨리려고 1 kHz 근처에 세 번째 고주파 극점 f_{px} 를 더한다.

6.20 gain margin, 그리고 이것 확인해야 하는 이유

위상 여유만 봐서는 안정도 얘기가 끝나지 않는다. f_{px} 위에서 이 회로는 영점 하나에 극점 둘이므로 위상이 -270° 를 향하고 유한한 주파수에서 -180° 를 지난다. 그 교차점도 근 탐색이 필요 없다 — 영점과 극점의 위상 기여를 같다고 놓고 양변에 탄젠트를 취하면 근호 하나만 남는다.

$$f_{180} = \sqrt{f_p f_{px} - f_z(f_p + f_{px})}, \quad GM = -20 \log_{10} |T(f_{180})| \quad (30)$$


근호 안이 음수인 것은 오류가 아니라 답이다 — 위상이 -180° 에 닿지 않아 gain margin 이 무한대라는 뜻이다. 나온 값은 하한 6 dB, 편안한 목표 10 dB 로 판정한다. 교차가 수십 Hz 대면 이 토폴로지에서 여유는 대개 크다 — 다만 그건 한번 계산해 볼 이유이지, 그러려니 하고 넘어갈 이유는 아니다.

6.21 FB 리플과 버스트 임계의 간섭

교차가 이렇게 낮으면 FB 핀에 $2f_l$ 리플이 남는다. 그 핀이 전력 지령이므로 리플은 지령 전력을 라인 반주기마다 위아래로 흔들고, 그 폭이 버스트 진입 임계를 걸치면 컨버터가 버스트를 들락거리며 떤다. 버스트 진입점에서의 리플 진폭은

$$\Delta V_{FB} = \frac{P_{in, BM}}{V_{out}} \frac{1}{2\pi f_l C_{out}} G_{EA}(2f_l) \quad (31)$$

R_{BM} 을 $\Delta R_{BM} = \Delta V_{FB} / (2 \times 0.01 \text{ V/k}\Omega)$ 만큼 내리면 버스트 진입점이 그 리플 아래로 내려간다. 교차를 올리면 리플은 줄지만 distortion 이 나빠지므로, 루프를 빠르게 하는 대신 R_{BM} 과 맞바꾸는 것이 실무적인 답이다.



Open-loop gain of the selected compensation network. Raising the crossover makes the loop chase the output ripple and puts third harmonic on the input current.

그림 34: 선정된 보상망의 개루프 게인과 위상 여유.

이렇게 느린 루프는 큰 부하 스텝에서 스스로 회복하지 못한다. 그 일을 컨트롤러의 anti-saturation 회로가 대신 한다. 그래서 옴토커플러 바이어스 저항이 허용 창 안에 있어야 하고, 그 창을 확인하는 것은 선택이 아니다.

7 설계 예제

여기까지가 방법이다. 각 양이 무엇이고, 어느 식에서 나오고, 잘못 내면 무엇이 어긋나는지.

숫자는 이 장에 있다. 사양에서 부품값까지 설계 하나를 끝까지 따라간다. 값마다 어느 식에서 나왔는지를 적고, 그 식에 넣은 입력을 같이 보인다. 산수를 따라가 볼 수 있게 하려는 것이다. 사양은 90 ~ 264 Vac 입력, 25 V / 26.3 A = 657.5 W 출력, 센터탭 SR 정류, 벌크 커패시터도 boost 단도 없음.

7.1 사양 — 성격별로 나눠서

사양서는 보통 모든 숫자를 표 하나에 몰아 적는데, 나중에 겪는 고생이 거기서 시작된다. 성격이 다른 넷이 섞여 있기 때문이다. 밖에서 정해져 내려온 것이 있고, 설계자가 고른 것이 있고, 아직 아무도 재 보지 않아 가정해 둔 것이 있고, 앞의 셋이 만들어 낸 것이 있다. 여기서는 넷을 따로 적는다. 숫자를 놓고 물을 것은 결국 하나 — 이걸 움직여도 되나 — 인데, 그 답이 넷 다 다르기 때문이다.

항목	기호	값
상용전원 입력	V_{ac}, f_l	90 ~ 264 Vac, 47 ~ 63 Hz
출력	V_{out}, I_{out}	25 V, 26.3 A (657.5 W)
출력 리플, $2f_l$ pk-pk	Δv	V_{out} 의 5 % 이하
홀드업	$T_{hold}, V_{o,min}$	12 ms, 19 V 까지, 100 Vac, 최악 라인 위상

표 2: 부하와 계통이 정해 준 것. 설계자가 건드릴 수 없다.

Single-Stage PFC LLC 컨버터 설계

넷 중 둘에는 놓치기 쉬운 단서가 붙어 있고, 놓치면 비싸다. 라인 주파수는 낮을수록 나쁘다. 주기가 길어지니 리플이 커지고 홀드업은 짧아진다. 그래서 f_L 이 들어가는 값은 50 도 60 도 아닌 47 Hz 로 낸다. 그리고 홀드업은 최악 라인 위상에서 잤다. 뱅크가 공칭이 아니라 리플 반 칸 아래에서 출발한다는 뜻이고, 여기서는 버티는 시간의 11 % 에 해당한다 — 7.9 절에 그 계산이 있다.

항목	기호	값	무엇이 따라오나
2차 정류	N_{rect}	1 (센터탭, SR)	2차 도통 손실이 절반이 되고, 소자 내압이 두 배가 된다
목표 직렬 공진	f_r	150 kHz	자성 부품 크기를 정하고, C_r 과 함께 L_r 을 정한다
규정 최대 f_{sw}	$f_{sw,max}$	225 kHz	$1.5 \times f_r$ 이라는 관례일 뿐인데 λ 를 정한다 — 4.7 절
브리지 데드타임	t_D	220 ns	ZVS 스위치가 이겨야 하는 시간
V_{CC} 공급	—	외부 12 V 레일	보조 권선의 권선비 상한이 사라진다

표 3: 여기서 고른 것. 다르게 고를 수도 있었고, 그 대가가 어디서 나타나는지 함께 적었다.

항목	기호	가정	틀리면
LLC 단 효율	η_{HB}	98 %	95 % 로 잡아도 R_{CS} 와 R_{ac} 가 3 % 쯤 움직일 뿐이라 뒤따르는 값은 민감하지 않다
정류기 순방향 강하	$N_{rect} V_f$	0 V	SR 은 다이오드 강하가 아니라 $IR_{DS(on)}$ 이라 반사 전압이 아니라 손실 예산 쪽에 들어간다
오실레이터 유휴 시간	T_{idle}	250 ns	DRAFT 데이터시트는 700 ns 라고도 한다. 그 값이면 하한 여유가 통째로 사라진다 — 가장 먼저 썰 것
$R_{DS(on)}$ 온도 계수	k_T	1.8 / 1.9	1차 / 2차. $T_{j,max}$ 에서 데이터시트 곡선을 읽은 값이고, 틀리면 방열 설계가 그만큼 어긋난다
버스트 진입점	r_{BM}	75 W (정격의 11 %)	R_{BM} 을 정하고, 그 값을 다시 FB 리플과 대조해야 한다

표 4: 실측 대신 가정해 둔 것. 시제품이 나오면 전부 바꿔 넣어야 한다.

항목	기호	값	어디서
출력 리플, 전압	Δv_{pp}	1.18 V	25 V 의 5 %
반사 출력 전압	$V_{o,eff}$	25.0 V	$V_{out} + N_{rect} V_f, V_f = 0$
정격 입력 전력	P_{in}	684.8 W	P_{out} 에 브리지·EMI·LLC 손실 예산을 더한 것
전체 효율	η_{tot}	96.02 %	P_{out}/P_{in}
등가 입력 범위	$V_{ac,eq}$	173.2 ~ 332.3 Vac	상용전원 범위가 아니라 morphing 경계 — 다음 절

표 5: 위 세 표에서 따라 나온 것 — 입력이 아니라 산수의 결과다.

7.2 설계값

Single-Stage PFC LLC 컨버터 설계

블록	값
탱크	C_r 100 nF, L_r 11 μ H, L_m 20 μ H, λ 0.55, f_r 151.7 kHz, f_o 90.4 kHz
트랜스포머	$N_p:N_s$ 15:2, n 6.02, n_T 7.50, L_{open} 31.0 μ H, L_{short} 11.0 μ H, $A_e \geq 103 \text{ mm}^2 @ B_{pk} 0.20 \text{ T}$
주파수	f_{sw} 낮은 코너 127.1 kHz, 높은 코너 249.0 kHz
출력	$470 \mu\text{F} \times 160 = 75.2 \text{ mF}$, 리플 1.18 V (4.74 %), 홀드업 13.42 ms
컨트롤러	R_T 11 k Ω , C_T 470 pF, R_{CS} 24.0 m Ω , R_{CFG} 30 k Ω , R_{BM} 30 k Ω
루프	f_{cross} 17.57 Hz, ϕ_M 49.64°, 3차 고조파 4.23 %

표 6: 주요 값.

7.3 판정 여유란 무엇인가

모든 검사는 모양이 같다. 설계가 실제로 내는 값 X_{act} 를 요구되는 값 X_{req} 로 나누고, 그 값을 k 라 부른다.

$$k = \frac{X_{act}}{X_{req}} \implies \text{pass when } k > 1 \quad (32)$$

정의는 그게 전부다. $k = 1.05$ 면 5 % 여유, $k = 0.9$ 면 10 % 모자람이고, 차이가 아니라 배수로 바로 읽힌다.

굳이 모든 검사를 이 한 모양으로 만드는 이유는, 원래 값들은 어느 쪽이 좋은지가 제각각이기 때문이다. T_{ZC} 는 커야 좋고 f_o 는 작아야 좋다. 손실은 작아야 좋고 홀드업 시간은 길어야 좋다. 날값으로 적어 놓으면 검토하는 사람이 항목마다 방향을 외워야 한다. 비로 바뀌 놓으면 방향이 하나가 되고, 게다가 전부 무차원이라 주파수 검사와 전력 검사를 같은 열에 놓고 비교할 수 있다. 표에서 가장 작은 k 가 그 설계에서 가장 얇은 자리다 — 그게 무엇에 대한 검사든.

검사	$k = \text{가진 것} / \text{필요한 것}$	넣은 값	k
스윙 전체 최악점의 ZVS	$T_{ZC,min} / t_D$	401 ns / 220 ns	1.824
오실레이터 하한이 f_o 위	f_{Min} / f_o	92.25 kHz / 90.39 kHz	1.021
오실레이터 천장이 운전 최대 위	$f_{Max} / f_{sw,max}$	319.61 kHz / 249.03 kHz	1.283
과전류 임계가 탱크 피크 위	$I_{OCP1} / I_{Lr,pk}$	22.92 A / 18.32 A	1.251
실현 홀드업 대 요구 홀드업	t_{hold} / T_{hold}	13.42 ms / 12 ms	1.119
2차 손실 대 예산	$P_{budget} / P_{SR,leg}$	3.00 W / 2.83 W	1.063
1차 손실 대 예산	$P_{budget} / P_{mos,dc}$	3.00 W / 9.65 W	0.311

표 7: 판정 여유와, 각각이 어떤 비인지.

k 가 1 아래인 것은 결과이지 빌드 실패가 아니다. $k_{Ploss} = 0.311$ 은 가만히 있는 1차 소자가 3 W 예산에 대해 9.65 W 를 쓴다는 뜻이다. 예산 자체가 우리가 고른 값이므로 분자에 10 W 라고 적으면 비는 1 을 넘는다 — 그리고 그 순간 이 검사는 아무 것도 검사하지 않게 된다. 그래서 그대로 두었고, 그런데도 왜 그렇게 가기로 했는지는 6.17 절에 있다.

이 중 둘은 퍼센트로 바꿔 읽으면 안 된다. $k_{floor} = 1.021$ 은 2 % 여유라 편안해 보이지만, 그 값을 움직이는 것이 트랜스포머 개방 인덕턴스 공차와 오실레이터 유희 시간이고 둘 다 아직 2 % 로 알고 있는 값이 아니다. k_{ZVS} 도 마찬가지다 — 분자가 식이 아니라 스윙에서 나왔다. 나머지는 이미 확정된 값들의 산수다.

7.4 숫자가 나온 길

위 표는 도착지다. 여기는 거기까지 온 길이다 — 실제로 계산한 순서 그대로, 무엇에서 나왔는지를 붙여 적었다. 오른쪽 열만 죽 읽어도 사슬이 보인다. 자기가 필요로 하는 값보다 먼저 나오는 항목이 하나도 없고, 설계 절차가 그 순서인 이유가 그것이다.

#	양	값	식	어디서
1	입력 전력 P_{in}	684.8 W	—	P_{out} 657.5 W 에 브리지·EMI·LLC 손실 예산
2	탱크로 들어가는 전력 $P_{in,LLC}$	670.9 W	—	P_{in} 에서 브리지와 EMI 예산을 뺀 것
3	등가 입력, 낮은 코너	173.2 Vac	15	하프브리지에서 $245 V_{pk'} \div \sqrt{2}$
4	등가 입력, 높은 코너	332.3 Vac	15	풀브리지에서 $235 V_{pk'} \times 2 \div \sqrt{2}$
5	권선비 n	6.024	18	n_T 가 감을 수 있는 비에 떨어지도록 L_m 과 같이 골랐다. 그냥 계산하면 6.046 이다
6	반사 전압	150.6 V	16	$n V_{o,eff}$
7	낮은 코너의 요구 게인	1.2294	9	$2 n V_{o,eff} / (\sqrt{2} \times 173.2)$
8	높은 코너의 요구 게인	0.6409	9	332.3 Vac 에서 같은 식
9	등가 AC 부하 저항 R_{ac}	13.70 Ω	17	$(4/\pi^2) n^2 V_{o,eff}^2 / P_{in,LLC} - 4$ 는 라인 피크라는 뜻
10	품질계수 상한 Q_{ZVS}	1.7019	4	낮은 코너에서 게인 조건과 ZVS 조건 중 작은 쪽
11	설계 임피던스	23.32 Ω	—	$R_{ac} Q_{ZVS}$
12	C_r	45.50 $\rightarrow$ 100 nF	1	$1/(2\pi f_r \times \text{설계 임피던스})$. 그다음 Q 여유를 사려고 크게 올렸다
13	L_r	11.26 $\rightarrow$ 11 μ H	1	고른 C_r 과 $f_r = 150$ kHz 에서 짝이 되는 값
14	요구 λ	1.241	13	후보 넷 중 가장 큰 값. 그중 둘이 $f_{sw,max}$ 를 분모에 갖는다
15	L_m	8.87 $\rightarrow$ 20 μ H	—	그 비로 나눈 값이 아니다. n 과 함께 골랐고, 무부하 조건을 알면서 만족시키지 않는다
16	실현 λ_{act}	0.550	—	고른 부품의 L_r/L_m
17	실현 f_r, f_o	151.7 / 90.4 kHz	1, 2	C_r 과 L_r , 그리고 $L_r + L_m$
18	실현 Q_{pk}	0.766	3	$\sqrt{L_r/C_r} = 10.49 \Omega$ 을 R_{ac} 로 나눈 것 — 상한에서 한참 아래다
19	물리 권선비 n_T	7.500	18	$n \sqrt{1+\lambda_{act}}$, 15:2 에 떨어진다

표 8: 설계를 한 줄씩.

저 중 여섯 줄이 실제로 일을 한다. 그 여섯은 풀어서 볼 값이 있다. 각각 옆에 적힌 식에 이 설계의 숫자를 그대로 넣은 것이다.

- **5행, 권선비.** 식 18 을 뒤집는다. $n = n_T / \sqrt{1+\lambda_{act}} = 7.500 / \sqrt{1+0.550} = 7.500 / 1.2450 = 6.024$. 여기서는 감는 비가 출력이 아니라 입력이다 — 실제로 감을 수 있는 것이 15:2 이기 때문이다.
- **7행, 탱크에 요구되는 게인.** 식 9 을 $\theta = 90^\circ$ 에서. $M = 2nV_{o,eff} / (\sqrt{2}V_{ac,eq}) = 2 \times 6.024 \times 25.0 / (1.4142 \times 173.24) = 301.2 / 245.0 = 1.2294$.
- **9행, 탱크가 보는 부하.** 식 17: $R_{ac} = (4/\pi^2) n^2 V_{o,eff}^2 / P_{in,LLC} = 0.4053 \times 36.29 \times 625 / 670.9 = 13.70 \Omega$. 교과서의 8 이 아니라 4 인 것에 주의할 것 — $P_{in,LLC}$ 가 라인 피크 전력이다.

Single-Stage PFC LLC 컨버터 설계

- **12행, 공진 커패시터.** 설계 임피던스와 목표 f_r 에서 식 1 을 고쳐 쓴 것이다. $C_r = 1/(2\pi f_r R_{ac} Q_{ZVS}) = 1/(2\pi \times 150 \text{ kHz} \times 23.32 \Omega) = 45.50 \text{ nF}$, 실제로는 **100 nF**.
- **13행, 공진 인덕터.** 같은 식을 이번엔 선정된 C_r 로 L 에 대해 푼다. $L_r = 1/((2\pi f_r)^2 C_r) = 1/((2\pi \times 150 \text{ kHz})^2 \times 100 \text{ nF}) = 11.26 \mu\text{H}$, 실제로는 **11 μH** . L_r 이 $R_{ac} Q_{ZVS}/2\pi f_r$ 이 아닌 이유가 이것이다 — C_r 이 먼저 움직였다.
- **18행, 탱크가 실제로 도는 품질계수.** $Z_0 = \sqrt{L_r/C_r} = \sqrt{(11 \mu\text{H} / 100 \text{ nF})} = 10.49 \Omega$ 이고, $Q_{pk} = Z_0/R_{ac} = 10.49/13.70 = 0.766$. 10행의 상한 1.702 에 대해 그렇다.

판단이 들어간 곳은 12·15·18 세 줄뿐이다. 나머지는 누가 해도 같은 값이 나오는 산수다. C_r 을 계산값 45.5 nF 에 대해 100 nF 로, L_m 을 계산값 8.9 μH 에 대해 20 μH 로 잡았고, 그 둘 때문에 탱크가 상한 1.702 이 아니라 $Q_{pk} = 0.766$ 로 돈다. 이 설계가 가진 ZVS 여유는 대부분 그 차이에서 나온다.

양	계산값	선정값	방향
C_r	45.50 nF	100 nF	올림
L_r	11.26 μH	11 μH	내림
L_m	8.87 μH	20 μH	반올림이 아니다 — 아래 참조
$\lambda_{act} / f_r / f_o$	—	0.550 / 151.7 kHz / 90.4 kHz	선정 부품에서

표 9: 탱크: 계산값 대 선정값.

7.5 운전 영역 전체의 ZVS

6.5 절의 달힌형은 이 탱크에서 스위치 460 ns 에 대해 292 ns 를 내놓아 여유를 36 % 과소평가한다. 같은 계열의 다른 탱크에서는 약 23 % 과대평가한다. 설계 λ 1.241 대신 $\lambda_{act} = 0.550$ 로 읽으면 -471 ns — 넉넉히 inductive 인 탱크에 대해 capacitive 라는 답이다. 그래서 이 설계가 지켜야 하는 값은 스위치이다.

부하	등가 173.2 Vac	등가 180.0 Vac	등가 225.0 Vac	등가 264.0 Vac	등가 332.3 Vac
100 %	460	517	671	674	603
75 %	757	776	791	720	561
50 %	1084	1079	971	808	501
25 %	1470	1445	1231	974	401

표 10: 운전 영역 전체의 T_{ZC} [ns], 선정 탱크 기준. 데드타임은 220 ns 다.

최악점이 탱크를 설계한 코너가 아니다. 낮은 등가 입력의 전부하는 게인 요구가 정해지는 자리이고 거기서 $T_{ZC} = 460 \text{ ns}$, 여유 2.09 배다. 표에서 가장 작은 값은 25 % 부하 · 332.3 Vac 등가 코너에서 401 ns 이고 $t_D = 220 \text{ ns}$ 대비 여유 1.82 배다. 이 설계가 지켜야 하는 값은 그쪽이다.

왜 고입력 경부하가 ZVS 코너가 될 수 있다. 브리지 노드를 흔드는 전하를 나르는 것은 자화 전류이고, 그 피크는 $V_{in}/(4f_{sw} L_m)$ 로 간다. 부하를 덜면 컨트롤러가 게인을 깎으려고 f_{sw} 를 올리므로 그 전류가 떨어지는데, 흔들어야 할 노드 용량은 그대로다. 이것이 전부하 코너를 이기는지는 탱크에 달려 있다 — 권선비가 커서 이미 공진 깊이 아래에 있는 탱크에서는 안 이기고, 낮은 쪽에서는 이긴다. 설계 코너 하나만 훑으면 없는 여유를 보고하게 되고, 그것은 달힌형을 믿는 것과 같은 함정이다.

7.6 이 설계는 공진의 어느 쪽에서 도는가

Single-Stage PFC LLC 컨버터 설계

6.6 절이 말하듯 이컨 권선비가 정한다. $n_T = 7.50$ 에서는 아래처럼 나온다 — 가장 낮은 라인 조건 몇 개를 빼면 매 라인 사이클의 일부를 f_r 위에서 보낸다. 그동안은 2차가 전류 0 에서 꺼지지 못하므로 정류기 바디 다이오드와 SR 데드타임을 봐야 한다.

라인 조건	V_{eq}	최고 f_{sw}	f_r 기준
최저 상용전원	180 V	131.3 kHz	아래
탱크 최저	173 V	127.1 kHz	아래
110 Vac	220 V	156.4 kHz	위
공칭	225 V	159.7 kHz	위
230 Vac	230 V	163.2 kHz	위
최고 상용전원	264 V	188.5 kHz	위
FB 임계	332 V	249.0 kHz	위

표 11: 라인 반주기의 최고 f_{sw} 를 $f_r = 151.7$ kHz 와 비교. 라인 조건 일곱 중 5 가지가 사이클의 일부를 above 에서 보낸다.

7.7 이 설계가 흘러야 하는 전류

정격은 최악 스위칭 주기에서, 손실은 라인 사이클 실효값에서 나온다. 그래서 둘 다 적었고 서로 다른 숫자다. 눈여겨볼 줄은 합성 탱크 피크다 — 1차 소자와 R_{CS} 가 실제로 보는 값이고, 두 성분 피크의 합도 아니고 둘 중 큰 값도 아니다.

양	값	어디에 쓰이나
f_{sw}	127.1 kHz	오실레이터 하한 확인
$I_{sec,pk}$	98.6 A	2차 정류기 피크
$I_{trafo,pk}$	16.37 A	반사 부하 성분
$I_{Lm,pk}$	12.41 A	자화 성분
합성 탱크 피크	18.32 A	1차 소자 정격, OCP 여유
$I_{pri,rms}$ (최악 주기)	13.76 A	1차 실효 정격
I_{pri} (라인 사이클 실효)	10.93 A	1차 도통 손실
I_{rect} 레그당 (라인 사이클 실효)	28.34 A	2차 도통 손실
I_{Cout} (라인 사이클 실효)	30.24 A	출력 뱅크 리플 전류

표 12: 낮은 등가 코너, 전부하, $\theta = 90^\circ$ 에서의 전류.

7.8 트랜스포머, 실제로 감은 모습

탱크가 요구하는 것은 $L_r = 11 \mu H$, $L_m = 20 \mu H$, $n_T = 7.50$ 다. 출력이 26.3 A 라 2차는 굵은 1 ~ 2턴이 되는데, 그 턴수로 자속을 감당하는 코어 하나는 세트에 안 들어간다. 그래서 같은 부품 3 개를 1차 직렬, 2차 병렬로 쓴다 — 6.14 절이다.

Single-Stage PFC LLC 컨버터 설계

양	유닛당	조립체	비고
턴수	5 : 2	15 : 2	1차 직렬, 2차 병렬
개방 인덕턴스	10.3 μH	31.0 μH	$L_r + L_m$. 나머지 권선을 전부 열고 잰다
단락 인덕턴스	3.67 μH	11.0 μH	이것이 L_r 이다. 공진 인덕터를 따로 달지 않는다
A_L	413 nH	—	개방 인덕턴스 / N_p^2
최대 자속 밀도	182 mT	—	$V_{o,eff}/(4 f_r N_s A_e) - N_p$ 가 안 들어간다
코어 면적	103 mm ² 이상	—	B_{pk} 를 0.20 T 아래로. EE6405 가 113 mm ² 라 1.098 배
포화 시험 전류	14.9 A	—	자속 증가 10.0 A 를 올림한 것. 탱크 피크 18.3 A 가 아니다

표 13: 실제로 감아서 사양서에 쓰는 값.

저 중 셋은 사양이 아니라 계산으로 나온 값이다. 산수는 이렇다.

- **최대 자속.** 식 21 를 f_r 에서 — 라인 사이클 어디서나 그쪽이 최악이라서다. $B_{pk} = V_{o,eff}/(4f_r N_s A_e) = 25.0 \text{ V}/(4 \times 151.75 \text{ kHz} \times 2 \times 113.1 \text{ mm}^2) = 182 \text{ mT}$. N_p 가 없다는 것이 저 식의 핵심이다.
- **필요한 코어 면적.** 같은 식을 $B_{max} = 0.20 \text{ T}$ 에서 A_e 에 대해 푼다. $A_e \geq 25.0 \text{ V}/(4 \times 151.75 \text{ kHz} \times 2 \times 0.20 \text{ T}) = 103 \text{ mm}^2$. EE6405 가 113.1 이므로 여유 1.098 배다. N_s 를 절반으로 하면 요구가 206 mm² 로 두 배가 되어 EE6405 로는 안 된다.
- **포화 시험 전류.** 식 22, 유닛 기준. $I_{eq} = B_{pk} N_p A_e / L_{open} = 0.1821 \text{ T} \times 5 \times 113.1 \text{ mm}^2 / 10.33 \mu\text{H} = 9.96 \text{ A}$, 사양서에는 **14.9 A**. 탱크 피크는 18.3 A 이고 그걸 그대로 건네면 거의 두 배의 자속을 요구하는 셈이다.

이 양자화는 제작 방법의 세부가 아니라 탱크에 걸리는 조건이다. 3 개를 직렬로 쓰면 조립체 비가 $3N_p/N_s$ 이므로 쓸 수 있는 비는 $3/N_s$ 의 배수뿐이다. $n_T = 7.50$ 이 성립하는 것은 15:2 가 있기 때문이고, 7.90 을 요구하는 탱크였다면 이 방식으로로는 아예 못 감는다. 탱크를 고르는 동안 확인할 일이지 나중에 발견할 일이 아니다.

공급사가 단자에서 잴 수 있는 것만 남기면 아래 사양서가 된다. 제작 지시는 하나도 없고, L_μ 는 일부러 빼 두었다 — 6.10 절에 이유가 있다.

항목	값	조건
권선비	$N_p : N_s = 15 : 2$	2차 권선 2개, 센터탭은 부품 밖에서
개방 인덕턴스	31.0 μH , 최악 -4.1 %	1차, 나머지 권선 전부 개방
누설 인덕턴스	11.0 $\mu\text{H} \pm 10 \%$	1차, 2차 단락
DC 중첩	초기 인덕턴스의 $\geq 90 \%$	시험 전류 15 A
1차 전류	10.9 A rms / 18.3 A pk	라인 사이클 실효, 합성 피크
2차 전류, 권선당	28.3 A rms / 99 A pk	라인 사이클 실효
코어 면적	$A_e \geq 103 \text{ mm}^2$	B_{pk} 를 0.20 T 이하로
스위칭 주파수	127 ~ 249 kHz	전부하

표 14: 설계 예제의 트랜스포머 사양.

7.9 출력 बैं크, 실제로 고른 과정

Single-Stage PFC LLC 컨버터 설계

6.16 절의 두 조건을 위 사양으로 계산하면 이렇게 된다.

조건	요구	무엇이 정하나
$2f_l$ 리플 5 % 이하	71.25 mF	I_{out} 과 $f_l = 47$ Hz, 허용 Δv — 이쪽이 이긴다
홀드업 12 ms, 19 V 까지	67.22 mF	출발 전압과 19 V 사이의 에너지 7.89 J. 리플 골에서 출발한다
선정	75.2 mF	$470 \mu F \times 160$. 71.2 mF 위로 가장 가까운 조합

표 15: 두 조건을 계산한 결과.

- 리플 조건, 식 24: $C_{out} \geq P_{out} / (2\pi f_{l,min} \Delta V_{out}^2) = 657.5 \text{ W} / (2\pi \times 47 \text{ Hz} \times 0.05 \times 625 \text{ V}^2) = 71.25 \text{ mF}$. Δv 는 분율로, V_{out} 은 볼트로 넣는다.
- 홀드업 조건, 식 25, 리플 반 칸 아래에서 출발. $C_{out} \geq 2P_{out} T_{hold} / ((V_{out} - \frac{1}{2}\Delta V_{pp})^2 - V_{o,min}^2) = 2 \times 657.5 \text{ W} \times 0.012 \text{ s} / (24.41^2 - 19^2) = 67.22 \text{ mF}$. V_{out} 에서 출발했다면 59.77 mF 면 됐다.

둘의 차이가 1.060 배밖에 안 되므로 선별식을 함께 보는 것이 좋다. $k = V_{o,min} / V_{out} = 0.760$ 에서 0.373 대 0.354 이고, 왼쪽이 크므로 리플이 이긴다. Δv 를 10 % 로 풀면 좌우가 뒤집힌다.

양	값	대비
실현 리플	1.18 V (4.74 %)	허용 5 %
실현 홀드업	13.42 ms	요구 12 ms. 골이 아니라 V_{out} 에서 출발했다면 15.10 ms 였다
리플 전류, 스위칭 성분	23.8 A rms	—
리플 전류, $2f_l$ 성분	18.6 A rms	위와 직교한다
리플 전류, 합계	30.24 A rms	160 개에 나누면 개당 0.19 A
뱅크 ESR	0.1875 mΩ	개당 30 mΩ 가 160 병렬
리플 앤 노이즈	17.4 mV	10 μF 세라믹 바이패스를 달고

표 16: 그렇게 고른 뱅크가 내놓는 값과, 견뎌야 하는 값.

7.10 전력이 어디로 가나

$P_{in} = 684.8 \text{ W}$ 에서 $P_{out} = 657.5 \text{ W}$ 까지 오는 데 사양이 허용한 손실이 27.3 W 다. 그 허용치는 부품이 하나도 정해지기 전에 셋으로 나눠 둔 것이고, 소자별 손실은 부품을 고른 뒤에 계산한 것이다. 둘이 꼭 맞을 이유가 없고, 여기서는 실제로 안 맞는다.

Single-Stage PFC LLC 컨버터 설계

항목	값	비고
예산 — 입력 브리지	5.52 W	동기 브리지를 가정
예산 — EMI 필터	8.34 W	—
예산 — LLC 단	13.42 W	$P_{in,LLC}$ 의 $\eta_{HB} = 98 \%$
1차 도통, 가만히 있는 소자	9.65 W	하프브리지에서 스위칭을 안 하는 레그 — 단일 항목으로 가장 크다
1차 스위칭, 세 자리	4.83 W	문제없다
2차 정류기	5.65 W	소자당 1.411 W, 레그당 2 병렬
전류 감지 저항	2.86 W	최악 스위칭 주기에는 4.54 W
출력 커패시터 ESR	0.162 W	—
소자 손실 합계	23.15 W	게다가 자성 부품은 여기 안 들어 있다

표 17: 나눠 둔 예산과, 계산해서 나온 소자 손실. 아래쪽은 위쪽의 내역이 아니다.

이 어긋남이 바로 효율 가정이 걸린 자리다. 소자 손실만 벌써 23.2 W 인데 $\eta_{HB} = 98 \%$ 가 LLC 단에 허용한 것은 13.4 W 이고, 트랜스포머는 목록에 있지도 않다. 그러니 이 가정은 낙관적이고, 그래서 확정값이 아니라 가정으로 적어 둔 것이다. 다만 설계를 떠받치고 있지는 않다 — 95 % 로 바뀌어도 R_{ac} 와 R_{CS} 가 3 % 쯤 움직일 뿐이다. 실제로 달라지는 것은 방열 설계이고, 그건 어느 쪽 숫자가 아니라 실측이 정한다.

7.11 반도체는 무엇이어야 하나

부품 번호가 아니라 요구조건이다. 무엇을 고를지는 패키지와 방열 설계와 원가가 정하고, 이 요구조건이 애초에 제대로 적힌 것인지는 6.17 절의 네 가지 규칙이 가른다.

항목	요구조건
1차 드레인-소스 전압	$\geq 485 \text{ V}$, 즉 600 V 급
1차 바디 다이오드	fast recovery — 풀브리지에서 턴온 전에 바디 다이오드가 도통한다
1차 $R_{DS(on)}$, 소자당	손실 예산을 맞추려면 열간으로 $\leq 25.2 \text{ m}\Omega$
1차 $C_{o(tr)}$	탱크가 220 ns 안에 노드를 흔들 수 있을 만큼 작을 것
2차 드레인-소스 전압	센터탭 배전압을 포함해 $\geq 80 \text{ V}$
2차 정류기 전류	레그당 28.34 A rms, 피크 98.6 A
2차 패키지	다이만이 아니라 리드와 클립의 전류 정격을 확인할 것

표 18: 설계 예제의 반도체 요구조건.

7.12 전압 루프, 실제로 놓은 값

6.19 절이 방법이고, 여기는 이 컨버터에서 그 방법이 내놓은 숫자를 구하는 순서대로 적은 것이다.

Single-Stage PFC LLC 컨버터 설계

#	양	값	어디서
1	출력 분압	R_L 100 k Ω / R_O 11 k Ω	2.495 V 기준전압에 대해 조절 출력을 정한다
2	플랜트 게인 G_O	130.06 rad/s	순수 적분기다 — 출력이 정전력원에 물린 커패시터라서
3	$2f_L$ 에서 필요한 오차증폭기 게인	0.4541	루프가 거기서 필요로 하는 값과 증폭기가 가진 값의 비
4	K factor K_V	2.7218	영점과 극점을 대칭으로 놓는다
5	기하 평균 f_{MB}	16.921 Hz	그 둘을 그 주위에 놓는다는 기준점
6	영점 / 극점	6.217 / 46.057 Hz	f_{MB}/K_V 와 $K_V f_{MB}$
7	고주파 극점 f_{px}	999.4 Hz	스위칭 잡음을 떨어뜨리려고 더한다
8	부품	C_{Fo} 82 nF, C_F 560 nF, R_F 47 k Ω , C_{fx} 1.55 nF	위 극점·영점에 가장 가까운 표준값
9	옴토 바이어스	R_p 1.3 k Ω , R_B 6.2 k Ω	R_B 가 5.76 ~ 6.48 k Ω 안에 있어야 anti-saturation 회로가 동작한다

표 19: 플랜트에서 부품까지.

양	값	대비
교차 주파수 f_{cross}	17.57 Hz	이 토폴로지가 앓는 십몇 Hz 대
위상 여유	49.64°	하한 45°
gain margin	202 Hz 에서 34.18 dB	하한 6 dB, 편안한 목표 10 dB
입력 전류 3차 고조파	4.23 %	이렇게 낮게 교차하는 값
버스트 진입점에서의 FB 리플	52 mV	R_{BM} 을 2.60 k Ω 내리면 비켜난다

표 20: 그 루프가 내는 성적.

7.13 컨트롤러 주변 부품

결과만 먼저 적는다. 다음 절부터 각 값을 실제로 잡아야 하는 순서대로 유도한다. 하나하나가 앞에서 이미 정해진 무언가를 기준으로 잡히기 때문에 순서가 곧 작업 순서다.

부품	값	결과
C_T / R_T	470 pF / 11 k Ω	f_{Min} 92.2 kHz, f_{Max} 319.6 kHz
R_{CS}	24.0 m Ω (120 m Ω $\times$ 5 병렬)	OCP1 이 합성 피크의 1.251 배
R_{CFG}	30 k Ω	V_{BO} 84.8 V, morphing 활성화
R_{BM}	30 k Ω	버스트 진입점
ZCD 분압	330 k Ω / 19 k Ω	OVP1 28.16 V, OVP2 30.61 V
C_{in}	필름 2200 nF	약 3.2 nF/W — 벌크 커패시터가 없다
보상망	82 nF / 560 nF / 47 k Ω / 1.55 nF	f_{cross} 17.57 Hz, ϕ_M 49.64°

표 21: 설계 예제의 컨트롤러 주변 회로.

7.14 오실레이터 — C_T 먼저, 그다음 R_T

VCO 는 고정 전류 V_{ref}/R_T 와 오차증폭기 전류 I_{EA} 의 합으로 C_T 를 $V_{ref} = 1.5 \text{ V}$ 까지 충전한 뒤, 고정된 유휴 시간을 더한다.

$$\frac{T_{sw}}{2} = \frac{C_T V_{ref}}{\frac{V_{ref}}{R_T} + I_{EA}} + T_{idle} \quad (33)$$

이 컨버터에서 실제로 무언가를 움직이는 것은 I_{EA} 하나뿐이다. 이 전류가 늘면 주파수가 올라가고 전력이 줄어든다. 제어 루프가 하는 일은 전부 이 항 하나를 거쳐 간다.

C_T 를 먼저 고르는 이유는 C_T 가 폭을 정하기 때문이고, R_T 를 나중에 고르는 이유는 R_T 가 바닥을 정하기 때문이다.

$$C_{T,max} = \frac{I_{EA,max}}{2V_{ref}} \cdot \frac{(1 - 2T_{idle}f_{sw,max})(1 - 2T_{idle}f_{sw,min})}{f_{sw,max} - f_{sw,min}}, \quad C_{T,min} = \frac{1}{R_{T,max}} \left(\frac{1}{2f_{sw,min}} - T_{idle} \right) \quad (34)$$

$$R_{T,ceil} = \frac{1}{C_T} \left(\frac{1}{2f_{sw,min}} - T_{idle} \right) \quad (35)$$

여기서 $f_{sw,min}$ 은 f_o 로 둔다 — 설계 전체의 주파수 바닥이고 그 이유는 4.2 절에 있다. 그 창이 여기서는 176 ~ 703 pF 이고 데이터시트가 270 ~ 1000 pF 를 허용하므로, 겹치는 구간의 어느 끝이 아니라 가운데에서 고른다: $C_T = 470 \text{ pF}$, COG. 그러면 $R_{T,ceil} = 11.24 \text{ k}\Omega$ 이고 $R_T = 11 \text{ k}\Omega$ 가 된다.

$R_{T,ceil}$ 은 이름이 무엇이든 최소가 아니라 최대다. $f_{Min} = 1/[2(C_T R_T + T_{idle})]$ 은 R_T 가 커질수록 내려간다. 그래서 이 값을 올림하면 VCO 클램프가 f_o 아래로 내려가고, 컨버터와 capacitive 영역 사이에 capacitive 보호 말고는 아무것도 남지 않는다. 내림할 것.

선정한 두 부품이 실제로 만드는 세 주파수는 다음과 같다.

$$f_{Min} = \frac{1}{2(C_T R_T + T_{idle})}, \quad f_{Max} = \frac{1}{2\left(\frac{C_T}{\frac{I_{EA,max}}{V_{ref}} + \frac{1}{R_T}} + T_{idle}\right)} \quad (36)$$

선정한 두 부품을 그중 첫 식에 넣으면, $T_{idle} = 250 \text{ ns}$ 에서 $f_{Min} = 1/[2(470 \text{ pF} \times 11 \text{ k}\Omega + 0.25 \mu\text{s})] = 1/(2 \times 5.420 \mu\text{s}) = 92.25 \text{ kHz}$ 다. 이것이 f_o 를 넘어야 하는 값이다.

양	값	한계	여유
f_{Min}	92.2 kHz	$f_o = 90.4 \text{ kHz}$ 위	1.021
f_{Max}	319.6 kHz	$f_{sw,max} = 249.0 \text{ kHz}$ 위	1.283
f_{SU}	503.5 kHz	실리콘 천장 675 kHz 아래	1.341
$R_T C_T$	5.17 μs	2.5 ~ 12 μs	2.068 / 2.321
R_T	11 k Ω	5 ~ 30 k Ω	2.200 / 2.727
C_T	470 pF	270 ~ 1000 pF	1.741 / 2.128

표 22: 오실레이터: 두 부품이 만드는 값과 각 결과가 넘어야 할 한계.

이 장에서 가장 약한 숫자가 T_{idle} 이다. DRAFT 데이터시트는 본문에서 700 ns 를 주고, 표는 250 ns 로 역산된다. 이 설계는 250 ns 로 잡았다. 700 ns 이면 같은 R_T, C_T 에서 f_{Min} 이 f_o 와 사실상 겹쳐 하한 여유가 사라진다. **정밀도를 따지는 애기가 아니라 두 클램프가 동작 범위를 여전히 물고 있느냐 하는 애기다.** 하드웨어에서 가장 먼저 썰 항목이다.

7.15 전류 감지 저항 — 한 부품이 세 가지를 정한다

R_{CS} 는 두 조건이 요구하고 작은 쪽이 이긴다.

$$R_{CS, max1} = \frac{16.8 \Omega \cdot W}{P_{in}} \quad R_{CS, max2} = \frac{0.55 V}{I_{Lr, pk}} \quad (37)$$

첫째는 4.4 절의 최대전력 법칙이고 둘째는 OCP1 트립점이다. 식 37 을 풀어 쓰면 나눗셈 둘이다 — $16.8/P_{in}$ 과 $0.55/I_{Lr, pk}$. 여기서는 24.53 와 30.03 mΩ 가 나오므로 전력 법칙이 이긴다. 몇 개로 나눌지는 소산이 정한다 — 최악 스위칭 주기에 4.54 W 이므로 **5 병렬**이고, 개당 120 mΩ 로 $R_{CS} = \mathbf{24.0 \text{ m}\Omega}$ 가 된다.

$R_{CS, max2}$ 의 분모는 반사 부하 전류가 아니라 합성 탱크 피크다. R_{CS} 는 브리지 리턴에 있으므로 자화 성분까지 흘린다. $I_{Lr, pk} = 18.32 \text{ A}$ 대신 $I_{trafo, pk} = 16.37 \text{ A}$ 를 넣으면 상한이 약 12 % 헐거워지고 과전류 보호도 같이 헐거워진다.

결과	값	대비
최대 입력 전력	700.0 W	$P_{in} = 684.8 \text{ W}$
OCP1 트립	22.92 A	합성 피크 18.32 A, 여유 1.251
OCP2 트립	31.25 A	즉시 정지, 50 μs 후 f_{SU} 로 재기동
감지 저항 소산	합계 4.54 W, 개당 0.909 W	1 W 부품, 여유 1.100

표 23: 선정한 R_{CS} 가 정하는 것들.

7.16 버스트 모드 — 기동할 때 한 번 읽는 저항 하나

$$R_{BM} = 16.7 \frac{k\Omega}{V^2} R_{CS} P_{in, BM}, \quad V_{BM, eq} = \frac{R_{BM}}{100 k\Omega} + 0.5 V \quad (38)$$

입력 전력 75 W — 정격의 약 11 % — 에서 버스트에 들어가게 하면 30.06 kΩ 가 나오므로 $R_{BM} = \mathbf{30 \text{ k}\Omega}$ 이고 FB 핀에서의 등가 임계는 0.800 V 다. 유효 범위는 15 ~ 140 kΩ 이고, 핀을 접지에 묶으면 버스트 모드가 아예 꺼진다. 다행히 버스트는 어느 쪽이든 살아 있다.

이 임계와 FB 리플은 서로 대조해 봐야 한다. 안 그러면 컨버터가 라인 반주기마다 버스트를 들락거리며 뒹군다 — 6.21 절.

7.17 브라운아웃과 브리지 구성 — CFG 핀

저항 하나가 서로 아무 상관 없는 두 가지 일을 맡는다. 둘 다 기동할 때 한 번 읽힌다.

$$V_{BO, pk} = R_{CFG} \times 4 \frac{V}{k\Omega}, \quad V_{BO, rms} = \frac{V_{BO, pk}}{\sqrt{2}} \quad (39)$$

브라운아웃 임계는 상용전원의 피크와 비교되므로, rms 로 적힌 사양과 비교하기 전에 환산해야 한다 — 놓치기 쉬운 $\sqrt{2}$ 다. 최저 입력 바로 아래에서 브라운아웃이 걸리게 하면 $R_{CFG, max} = 31.82 \text{ k}\Omega$ 이고, **이것은 최대값이므로 내림**해서

Single-Stage PFC LLC 컨버터 설계

30 k Ω 가 되며 $V_{BO} = 84.85 V_{rms}$, 최저 입력 90 Vac 대비 여유 1.061 배다. 올림하면 저입력에서 컨버터가 기동하지 못한다.

R _{CFG}	LOUT2	구성
15 k Ω	개방	morphing, 고정 브라운아웃 (60 V / 70 V peak)
15 ~ 47 k Ω	개방	morphing, 조정 브라운아웃 — 본 설계
47 ~ 100 k Ω	개방	고정 풀브리지
15 k Ω	GND	고정 하프브리지, 분할 C _r , 고정 브라운아웃
15 ~ 100 k Ω	GND	고정 하프브리지, 분할 C _r , 조정 브라운아웃

표 24: R_{CFG} 와 LOUT2 가 함께 고르는 구성. 235 / 245 V 임계는 IC 내부 고정이라 움직일 수 없다.

유니버설 입력 설계에서는 차이가 하나뿐이다. 아래로는 데이터시트의 15 k Ω , 위로는 최저 입력에서 브라운아웃이 걸리는 31.8 k Ω 이므로 morphing 상한 47 k Ω 는 아예 구속하지 않는다. 그리고 LOUT2 에는 아무것도 달면 안 된다 — 핀스트랩이 300 μ A 를 흘려 2.5 V 를 만들어야 하므로 약 8 k Ω 이하의 풀다운은 고정 하프브리지 요청으로 읽힌다.

7.18 출력 감지와 과전압 — ZCD 분압기

보조 권선을 분압해서 ZCD 핀으로 보내고, 두 과전압 임계를 정하는 것은 분압비뿐이다 — 저항의 절대값은 바이어스 전류만 정한다.

$$R_{ZCD,L} = \frac{2.3V}{I_{bias}}, \quad R_{ZCD,H} = R_{ZCD,L} \left(\frac{n_{aux}}{n_{sec}} \frac{V_{OVP1,out}}{2.3V} - 1 \right) \quad (40)$$

$$V_{OVP1} = \frac{2.3V}{n_{aux}/n_{sec}} \left(\frac{R_{ZCD,H}}{R_{ZCD,L}} + 1 \right), \quad V_{OVP2} = \frac{2.5}{2.3} V_{OVP1} \quad (41)$$

OVP1 을 출력보다 10 % 위로 겨냥하면 목표가 27.50 V 다. $n_{aux}/n_{sec} = 1.5$ 에서 계산값 쌍은 19.17 / 321.8 k Ω 이고, 실제로 다는 것은 **19 k Ω 와 330 k Ω** 다 — 위쪽을 일부러 계산값보다 큰 다음 E24 값으로 골라서, OVP1 이 리플 꼭대기에 걸치지 않고 그 위에 떨어지게 한다. 결과는 OVP1 28.16 V, OVP2 30.61 V 이고, 기동은 출력 16.53 V 에서 루프에 넘어간다.

여기서 틀리는 방법이 둘이고 둘 다 컨버터를 세운다. 두 저항을 바꿔 달면 분압비가 뒤집혀 OVP1 이 출력 1 V 도 안 되는 데서 걸리므로 컨버터가 아예 기동하지 못한다. 그리고 권선 극성은 1번 레그의 로우사이드가 켜졌을 때 ZCD 가 양(+)이 되도록 해야 한다 — 반대로 달면 첫 펄스부터 하드 스위칭한다.

데이터시트의 권선비 상한은 여기 적용되지 않는다. 그 상한은 OVP2 에서 정류된 보조 전압이 V_{CC} 정격 아래에 있으라는 뜻인데, 그 권선이 V_{CC} 를 댈 때만 뜻이 있는 질문이다. 이 설계는 V_{CC} 를 하우ски핑 레일에서 받고 권선은 감지만 하므로 그 전압은 자유롭다 — 공칭 37.5 V, OVP2 에서 45.9 V — 남은 제약은 턴수가 정수여야 한다는 것뿐이다. 자급 구성에서 이 검사를 그대로 가져오면 있지도 않은 불합격을 보고한다.

7.19 HVSU 와 V_{CC}

Single-Stage PFC LLC 컨버터 설계

- HVSU 는 입력 브리지 앞단, 즉 AC 쪽에 각 선마다 1000 V 다이오드 하나로 연결한다. 브리지 뒤에 달면 X-cap 방전과 브라운아웃 감지가 둘 다 죽는다 — 어느 쪽도 상용전원이 사라지는 것을 볼 수 없기 때문이다.
- V_{CC} 커패시터는 $V_{CCon} = 17\text{ V}$ 에서 $V_{CCoff} = 8\text{ V}$ 까지, 공급이 넘겨받을 때까지 IC 를 유지해야 한다. 기동 유닛은 V_{CCon} 에 닿고 120 ms 뒤에 멈춘다 — 그때까지 무엇이 넘겨받았든 아니든.
- V_{CC} 를 리니어 레귤레이터로 먹이는 경우, 기동 충전 전류가 레귤레이터로 역주입되지 않도록 출력과 핀 사이에 다이오드를 넣는다.
- 100 nF 바이패스를 핀 바로 옆에 둔다.

7.20 컨트롤러 핀 규칙

전부 데이터시트에서 따라 나오는 것들이고, 하나라도 어기면 바로 오동작한다.

핀	규칙
ISEN	필터도 직렬 저항도 금지. 최대전력 법칙과 과전류 임계가 이 핀을 공유한다.
CFG, BM	커패시터 금지. 둘 다 기동할 때 핀스트랩으로 읽힌다. CFG 저항이 범위를 벗어나면 IC 가 래치된다.
DRV_EN, RT	커패시터 금지. 둘 다 몇 ms 마다 짧게 샘플링되므로 커패시터가 고장으로 읽힌다.
LOUT2	morphing 을 쓰면 풀다운 금지. 수 kΩ 면 고정 하프브리지로 읽힌다.
HVSU	입력 브리지 앞단, AC 쪽에 연결. 브리지 뒤에 달면 X-cap 방전과 브라운아웃 감지가 둘 다 동작하지 않는다.
ZCD	보조 권선 극성은 1번 레그 로우사이드가 켜졌을 때 ZCD 가 양(+)이 되도록. 반대면 브리지가 하드 스위칭한다.
HOUTx, LOUTx	게이트 드라이버가 아니라 로직 출력이다. 외부 하프브리지 드라이버가 반드시 필요하다.

표 25: 어기면 안 되는 핀 규칙.

7.21 보호 기능과 각 임계를 정하는 것

아래 임계는 전부 앞에서 이미 고른 저항 하나가 정하는 설계 상수다. 그래서 어떤 이유로 저항 값을 바꾸면 전혀 다른 이유로 잡아 둔 임계가 같이 움직인다. 임계가 다섯 개 절에 흩어져 있어서 여기 모아 둔다.

보호	무엇이 정하나	이 설계
브라운아웃, 정류된 상용전원 기준	R_{CFG} , 기동할 때 읽힘	V_{BO} 84.8 V, 최저 입력 90 Vac 대비 1.061 배
사이클 단위 과전류, OCP1	R_{CS} — 최대전력 법칙과 같은 저항	22.92 A, 합성 피크 18.32 A 대비 여유 1.251
2단계 과전류, OCP2	R_{CS} , OCP1 과 고정 비	31.25 A
출력 과전압, OVP1	보조 권선의 ZCD 분압기	28.16 V, 리플 꼭대기 위이면서 OVP2 아래
2단계 과전압, OVP2	같은 분압기	30.61 V
capacitive 모드 보호	IC 내부. ZCD 에지를 게이트와 대조한다	마지막 방어선일 뿐이다 — 첫 방어선은 주파수 하한 f_{Min} 이다
경부하 버스트 모드	R_{BM} , 기동할 때 읽힘	30 kΩ. 2f _L FB 리플이 52 mV 이므로 6.21 절 참조
최악 코너에서의 ZVS 상실	보호가 아니라 설계 여유다	추정이 아니라 스위칭으로 확인한다 — 6.5 절

표 26: 보호 기능과 각각을 정하는 부품.

이 중 둘이 저항 하나를 공유한다. R_{CS} 가 과전류 임계와 최대전력 법칙을 동시에 정한다. 컨트롤러가 둘을 같은 핀에서 읽기 때문이다. 전력 제한을 고치려고 이 저항을 바꾸면 OCP1 이 따라 움직이고, 반대도 마찬가지다. 그 핀에 필터를 넣으면 안 되는 이유도 그것이다.

7.22 자주 틀리는 열 가지

- 등가 범위가 아니라 상용전원 범위로 탱크를 설계하는 것. 코너는 morphing 경계다.
- 2-stage LLC 에서 λ 를 그대로 가져오는 것. L_m/L_r 5 ~ 10 은 저입력에서 기동하지 못한다.
- 오실레이터 하한을 f_o 아래에 두고 capacitive 보호가 잡아 주기를 기대하는 것.
- 반사 전압 대신 권선비를 검사해서, n 과 n_T 가 조용히 뒤바뀌는 것.
- 1차 스위치를 합성 탱크 피크가 아니라 반사 부하 전류로 정격 잡는 것.
- 출력 커패시터 리플 전류에서 $2f_i$ 성분을 빼먹거나, 센터탭을 권선당으로 판정하는 것.
- L_m 을 올림해서 ZVS 여유를 조용히 없애는 것.
- 선정한 탱크를 스위칭하지 않고 달린형 ZVS 추정을 믿는 것 — 또는 설계 코너 하나만 스위칭하는 것. 그 코너는 계인의 최악점이지 항상 ZVS 의 최악점은 아니다.
- 동작점의 손실을 계산하면서 커패시터 ESR 은 120 Hz 값을, $R_{DS(on)}$ 은 25 °C 값을 쓰는 것.
- 실제 병렬로 붙은 소자 수로 나누지 않고 소자 stress 를 판정하는 것.

7.23 시스템 설계 규칙

같은 내용을 설계에서 마주치는 순서대로 점검표로 만든 것이다. 각 줄은 앞에서 이미 근거를 댄 규칙이다. 이렇게 모아 두면 검토하는 사람이 근거를 다시 읽지 않고도 죽 훑어볼 수 있다.

- 탱크는 등가 범위의 진짜 양 끝에서 설계한다. Morphing 이면 173.2 와 332.3 Vac 이지 2×90 와 264 이 아니다. 상용전원 범위만 보면 최악 코너 둘을 다 놓친다.
- λ 는 0.5 근처를 예상한다. 2-stage LLC 의 5 ~ 10 배 인덕턴스 비로는 저입력에서 기동하지 못한다.
- 오실레이터 하한을 f_o 위에 둔다. capacitive 보호는 마지막 방어선이 첫 방어선이 아니다.
- 출력 탱크는 두 조건 모두로 치수를 잡는다 — 리플과 홀드업 — 큰 쪽을 취하고, 그다음 실효 리플 전류를 따로 확인한다. 정전용량과 전류는 다른 질문이다.
- 전압 루프 교차는 수십 Hz 대에 둔다. 그리고 남은 FB 리플은 루프를 빠르게 해서가 아니라 R_{BM} 을 옮겨서 처리한다.
- morphing 양쪽 경계를 모두 실측한다, 전부하와 경부하 둘 다. 하프브리지 쪽이 계인과 ZVS 의 최악, 풀브리지 쪽이 스위칭 주파수의 최악이다.
- 권선비는 반사 전압 $nV_{o,eff}$ 로 계산한다, 맨 비로 하지 않는다. 그것이 n 과 n_T 가 뒤바뀌지 않게 하는 방법이다.
- 과전류 여유는 합성 탱크 피크로 판정한다, 반사 부하 전류로 하지 않는다.
- 출력 커패시터 리플 전류에 $2f_i$ 성분을 포함하고, 센터탭은 권선당이 아니라 출력 노드에서 판정한다.
- 2차 실효값에 도통비 $\sqrt{d}$ 를 반영한다. 빼먹으면 여기서는 실효값을 약 12 %, 제곱으로 가는 손실을 약 26 % 과대평가한다.
- L_r 을 어떻게 만들지 먼저 정하고 나서 트랜스포머 사양을 쓴다. 도면에는 턴수와 함께 개방·단락 인덕턴스를 적는다.
- 커패시터 ESR 은 스위칭 주파수 값을 쓴다, 120 Hz $\tan\delta$ 가 아니다.
- L_m 을 절대 올림하지 않는다. λ 가 내려가고 ZVS 여유가 함께 간다.

- ZVS 는 선정한 탱크를 스위칭해서 검증한다, 닫힌형으로 하지 않는다 — 굳이 닫힌형을 쓴다면 λ_{act} 와 그 순간의 Q 를 넣고, 그 오차에 정해진 부호가 없다는 것을 알고 쓴다.
- 계산값과 선정값을 따로 기록하고, 뒤따르는 모든 검사가 선정값을 읽게 한다. 계산값을 조용히 읽는 시트는 만들지 않은 설계의 여유를 보고한다.

7.24 하드웨어에서 가장 먼저 짤 것

순서대로다. 앞의 넷은 설계가 애초에 성립하는지를 가르고, 나머지는 계산으로만 있고 아직 한 번도 본 적 없는 여유를 확인하는 항목이다.

- 라인 반주기에 걸친 $f_{sw}(\theta)$. 이것이 T_{idle} 을 확정하고, 따라서 오실레이터 두 클램프를 확정한다 — 설계에서 가장 얇은 여유다. 컨트롤러 주변 회로의 나머지가 전부 여기 걸려 있다.
- 전체 출력 탱크를 단 상태의 콜드 스타트. 75.2 mF 탱크는 일반적인 설계가 주는 것보다 훨씬 무거운 기동 부하이고 기동 창은 유한하다. 이 리스크는 아키텍처가 만든 것이라 참고할 전례가 없다.
- 하프브리지 morphing 경계(245 V_{pk}, 전부하)에서의 ZVS, 게이트와 중점 파형으로. 계산은 460 ns 대 220 ns 다. 하드 스위칭이 아닌지, 그리고 적응 데드타임이 실제로 가정한 자리로 수렴하는지 확인한다. **그다음 스위칭의 최악점도 같이 쟀다** — 332.3 Vac 등가 코너의 25 % 부하, 401 ns — 설계가 지켜야 하는 값이 설계 코너가 아니라 그쪽이기 때문이다.
- 풀브리지 morphing 경계(235 V_{pk}, 전부하)에서의 스위칭 주파수. 계산 249.0 kHz. VCO 천장에 부딪혀 전력 제한에 걸리지 않는지 본다.
- 90 Vac 전부하의 입력 전류와 THD — 영교차 사각지대를 숫자로 만든다.
- 출력 리플 대 부하가 실제로 견디는 값. 탱크는 사양에서 치수를 잡았고, 그 사양이 시험받는 자리가 여기다.
- 출력 탱크의 리플 전류와 온도 상승 — 계산 30.24 A rms, 개당 0.19 A.
- 1차·2차 소자 온도. 감수하기로 한 손실 예산 미달이 판정되는 자리다. **하프브리지 morphing 상태**, 즉 245 V_{pk} 위에서 짤 것 — 풀브리지에서는 그 자리가 스위칭이라 훨씬 적게 난다.
- 경부하에서 FB 리플 대 버스트 임계.
- 최악 라인 위상에서의 AC 드롭아웃 — 리플 골에서 상용전원을 끊고 12 ms 뒤에도 출력이 19 V 위인지 확인한다.
- morphing 밴드를 가로지르는 스텝, 양방향으로, 프로그래머블 소스에서. 램프는 루프에 따라갈 시간을 줘서 전환을 가려 버린다.

8 참고문헌

- STMicroelectronics, L6790A LLC-PFC controller, preliminary datasheet, 2026년 4월 30일. **DRAFT**.
- STMicroelectronics, EVL6790_670W 평가보드 회로도.
- Infineon Technologies, LLC Converter Design Note, AN 2013-03, V1.0, 2013년 3월.
- Infineon Technologies, Resonant LLC converter: operation and design, AN 2012-09, V1.0, 2012년 9월.
- ON Semiconductor / Fairchild, Half-bridge LLC resonant converter design using FSFR-series Fairchild power switch, AN-4151.
- Monolithic Power Systems, Understanding LLC operation, part 2.
- Toshiba Electronic Devices & Storage, Power factor correction (PFC) circuits, application note.
- ROHM Semiconductor, TechWeb, LLC operating regions (그림 9 의 영역 구분).
- W. Wenbo et al., A single-stage 1.65 kW ac-dc LLC converter, IEEE ECCE.

9 정오표와 미확정 항목

이 장에 모은 것은 해결한 것이 아니라 피해 간 것들이다. 설계를 따라가는 데는 필요하지 않아서 맨 뒤로 뺐고, 양산 확정 전에 가장 먼저 다시 읽어야 해서 한자리에 모았다. 대부분은 정식 데이터시트가 나오거나 시제품이 돌아야 닫히는 질문이다.

9.1 데이터시트 — DRAFT 는 앞뒤가 맞지 않는다

항목	DRAFT 가 말하는 것	여기서 쓴 값과 이유
오실레이터 유희 시간 T_{idle}	§5.3.2 는 700 ns 라 하고, 표 5 는 주파수 식으로 역산하면 약 250 ns 가 나온다	250 ns. 250 ns 이면 두 클램프가 동작 범위를 물고, 700 ns 이면 안 된다. 그러니 이견 반올림이 아니라 측정이다
브라운아웃 식	$V_{BO} = \min(60\text{ V}, R_{CFG} \cdot 4\text{ V/k}\Omega)$ — 문자 그대로 읽으면 어떤 저항에서도 60 V 라 구성 표와 모순된다	$R_{CFG} \cdot 4\text{ V/k}\Omega$ 로 읽고 15 k Ω 를 하한으로 본다. 표와 앞뒤가 맞는 유일한 읽기다
브라운아웃 단위	임계는 피크 전압인데 보드 주석과 설계 툴은 rms 로 적는다	비교하는 자리마다 명시적으로 환산한다 ($\sqrt{2} = 1.414$)
열저항	TBD	데이터시트만으로는 정선 온도를 예측할 수 없다. 손실 예산은 대신 실측 온도 상승과 대조한다
ZCD 절대최대정격	하한이 TBD	분압기는 OVP 임계만으로 치수를 잡는다
§5.3.1 의 드라이버 이름	한 문장에서 LOUT1 과 LOUT2 가 블록도·구성 표와 서로 바뀌어 있다	블록도와 표를 맞다고 본다 — 핀스트랩되고 하프브리지에서 High 로 붙들리는 것은 LOUT2 다

표 27: DRAFT 데이터시트가 스스로 모순되거나 값을 비워 둔 지점. 전부 정식 문서로 다시 확인해야 한다.

9.2 설계 시트를 짤 때 빠지기 쉬운 함정

이건 데이터시트 문제가 아니다. 설계 시트를 짜는 가장 자연스러운 방법이, 아무도 알려 주지 않는 방식으로 틀린 답을 내놓는 자리들이다. 그래서 특정 툴의 오류가 아니라 함정으로 적는다.

Single-Stage PFC LLC 컨버터 설계

어디서	함정	놓치면 생기는 일
등가 입력 범위	최대값을 폴브리지 morphing 경계가 아니라 AC 최대에서 잡는 것	주파수 코너가 아예 평가되지 않는다. 여기서는 264 와 등가 332.3 Vac 의 차이이고, 그것이 λ 도 정한다
최소 게인 조건에서의 λ	한 단계 앞에서 같은 코너를 또 틀리는 것	요구 λ 가 훨씬 작게 나오고 — 한 사례에서는 백 배 넘게 — L_m 이 따라 틀린다
라인 사이클 실효 전류	위상 한 점, 보통 $\theta = \pi/4$ 를 평가하고 그것을 라인 사이클 값이라 부르는 것	출력 बैं크 리플 전류와 정류기 손실이 둘 다 과소평가된다. 반주기 심프슨 적분은 비용이 없고 충분히 정확하다
above 의 2차 실효값	전류가 잘려 있는데 온전한 반사인파를 제공하는 것	높은 코너에서 최대 8 %. below 에서는 인수가 정확히 1 이라 오래 눈에 안 띈다
1차 소자 정격	반사 부하 전류 $I_{trafo,pk}$ 로 정격을 잡는 것	약 12 % 부족하다 — 스위치가 흘리는 것은 합성 탱크 전류다
손실과 열저항	25 °C $R_{DS(on)}$ 으로 손실을 내고 125 °C 를 유지하는 방열기를 요구하는 것	요구 열저항이 대략 두 배 후하게 나온다
ZVS 검사	담힌형 약식을, 설계 Q 와 설계 λ 로	오차 부호가 정해져 있지 않다. 이 탱크에서는 36 % 보수적이고 다른 탱크에서는 약 23 % 낙관적이다. 낙관적인 쪽이 위험하다
선정값 대 계산값	보드에는 선정값이 올라가 있는데 검사는 계산값을 읽는 것	뒤따르는 모든 여유가 만들지 않은 설계에 대해 보고된다

표 28: 그럴듯한 틀린 숫자를 만드는 함정.

9.3 유도 없이 쓰는 상수

- λ 조건의 데드타임 형태에 있는 $\pi^*/8$. 사각파의 기본파 성분에 대한 보정처럼 행동하지만 어느 출처도 이것을 밝히지 않는다. 참고용이고, 구속하는 검사는 ZVS 스위치이다.
- 담힌형 ZVS 약식의 **지수 5**. 적합으로 얻은 수이고, 그 약식이 경계 근처에서 예측 불가능하게 틀리는 주된 이유다.
- 보상기 설계의 입력전압 여유 인수에 있는 **0.744**. 교차 목표를 스케일하는 값이고 뒤따르는 어느 값도 이것에 % 단위로 민감하지 않다.
- **16.8 $\Omega \cdot W$** 최대전력 상수는 데이터시트의 FB 범위와 곱셈기 게인에서 앞뒤가 맞는다 — $2.8 \text{ V} / 0.167 = 16.8$ — 그러니 가정이 아니라 유도된 값이다. 여기 적는 이유는 그 게인들 자체가 DRAFT 값이기 때문이다.

9.4 이 설계에서 아직 닫히지 않은 것

Single-Stage PFC LLC 컨버터 설계

항목	상태	무엇이 다나
T_{idle}	후보값 둘, 250 과 700 ns	첫 보드에서 $f_{sw}(\theta)$ 실측
1차 도통 손실	예산 대비 0.311 — 미달, 감수함	그 자리에서 3 W 예산을 맞추는 600 V 소자가 없다. 방열기가 필요한지는 계산이 아니라 열 실측이다
2차 손실 예산	1.063 — 사실상 다 썼다	레그당 소자를 하나 더 병렬하면 회복된다. 결정은 실측 온도를 보고 한다
트랜스포머 인덕턴스 공차	탱크가 견디는 개방 인덕턴스 하락은 4.1 % 인데 보통 사양은 ± 10 % 를 요구한다	벤더와 아래쪽 공차를 조이거나, R_T 를 낮춰 f_{Min} 을 먼저 올리거나. 트랜스포머 발주 전에.
출력 뱅크 부피와 높이	75.2 mF, 160 개	전기 문제가 아니라 기구 문제이고, 아키텍처를 출력 전압까지 되돌릴 수 있다
대기 전력	버스트 진입을 75 W 로 가정	실측한 뒤 R_{BM} 을 FB 리플과 맞바꾼다
효율 가정	$\eta_{HB} = 98$ % 가정	낙관적이다. 95 % 로 바뀌도 R_{CS} 와 R_{ac} 가 약 3 % 움직일 뿐이라 뒤따르는 값은 민감하지 않다 — 그래도 실측으로 바뀌어야 한다

표 29: 무엇이 미확정이고, 무엇이 그것을 닫는가.

여기 대조 검사는 전부 일관성 검사다. 이 숫자들은 서로 독립인 세 구현에서 일치하는데, 그것은 셋이 같은 식을 구현했다는 뜻이지 그 식이 하드웨어를 기술한다는 뜻이 아니다. 7.24 절의 실측 목록이 그 때문에 있다.